[发明专利]多堆栈三维存储器件以及其形成方法

说明书

公开了三维(3D)存储器件以及用于形成3D存储器件的方法的实施例。在示例中，一种3D存储器件，包括：衬底，在所述衬底上方的第一存储器堆栈，第一沟道结构，在所述第一沟道结构上方并且与所述第一沟道结构相接触的第一堆栈间插塞，在所述第一堆栈间插塞上方的第二存储器堆栈，以及在所述第一堆栈间插塞上方并且与所述第一堆栈间插塞相接触的第二沟道结构。所述第一存储器堆栈包括第一多个交错的导体层和电介质层。所述第一沟道结构垂直地延伸通过所述第一存储器堆栈。所述第一堆栈间插塞包括单晶硅。所述第二存储器堆栈包括第二多个交错的导体层和电介质层。所述第二沟道结构垂直地延伸通过所述第二存储器堆栈。

相关申请的交叉引用

本申请要求于2018年12月18日提交的中国专利申请No.201811547690.7的优先权，其全部内容通过引用并入本文。

技术领域

本公开的实施例涉及三维(3D)存储器件以及其制造方法。

背景技术

通过改进工艺技术、电路设计、编程算法以及制造工艺，平面存储单元被缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高。结果，针对平面存储单元的存储密度接近上限。

3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列以及用于控制进出存储器阵列的信号的外围器件。

发明内容

在本文中公开了3D存储器件以及其制造方法的实施例。

在一个示例中，一种3D存储器件，包括：衬底，在所述衬底上方的第一存储器堆栈(deck)，第一沟道结构，在所述第一沟道结构上方并且与所述第一沟道结构相接触的第一堆栈间插塞，在所述第一堆栈间插塞上方的第二存储器堆栈，以及在所述第一堆栈间插塞上方并且与所述第一堆栈间插塞相接触的第二沟道结构。所述第一存储器堆栈包括第一多个交错的导体层和电介质层。所述第一沟道结构垂直地延伸通过所述第一存储器堆栈。所述第一堆栈间插塞包括单晶硅。所述第二存储器堆栈包括第二多个交错的导体层和电介质层。所述第二沟道结构垂直地延伸通过所述第二存储器堆栈。

在另一示例中，公开了一种用于形成3D存储器件的方法。在第一衬底上方形成包括第一多个交错的牺牲层和电介质层的第一电介质堆栈。形成垂直地延伸通过所述第一电介质堆栈的第一沟道结构。在第二衬底中形成异质界面。以面对面的方式键合所述第二衬底与所述第一衬底。沿着所述第二衬底中的所述异质界面从所述第二衬底分离单晶硅层，以留下在所述第一电介质堆栈上键合的所述单晶硅层。在所述单晶硅层中对包括单晶硅的第一堆栈间插塞进行图案化，使得所述第一堆栈间插塞在所述第一沟道结构上方并且与所述第一沟道结构相接触。在所述第一堆栈间插塞上方形成包括第二多个交错的牺牲层和电介质层的第二电介质堆栈。形成垂直地延伸通过所述第二电介质堆栈的第二沟道结构，使得所述第二沟道结构在所述第一堆栈间插塞上方并且与所述第一堆栈间插塞相接触。通过利用所述导体层替换在所述第一电介质堆栈和第二电介质堆栈中的牺牲层，来形成第一存储器堆栈和第二存储器堆栈，每个存储器堆栈都包括交错的导体层和电介质层。