[实用新型]一种浅沟槽隔离结构及半导体器件

权利要求书

1.一种浅沟槽隔离结构，其特征在于，包括：

具有一顶部的衬底；

位于所述衬底的顶部一侧至少有一个沟槽；

沿所述沟槽的内壁依次有第一介电层、第二介电层和第三介电层，其中，所述第一介电层的顶部低于所述第二介电层的顶部和所述衬底的顶部，使所述第二介电层和所述衬底之间形成第一凹槽，且所述衬底对应所述沟槽的顶部的边缘角处呈弧面。

2.根据权利要求1所述的浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构还包括：

沿所述第一凹槽的内壁有第四介电层。

3.根据权利要求2所述的浅沟槽隔离结构，其特征在于，相邻所述沟槽的第四介电层相连通且覆盖所述衬底的顶部一侧的表面。

4.根据权利要求2或3所述的浅沟槽隔离结构，其特征在于，在所述第一凹槽处，所述浅沟槽隔离结构还包括：

位于第四介电层的内壁凹槽中的第五介电层。

5.根据权利要求4所述的浅沟槽隔离结构，其特征在于，所述第五介电层的材质与所述第二介电层材质相同。

6.根据权利要求4所述的浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构还包括：

位于所述第四介电层背离所述衬底一侧的多晶硅层，其中，所述第五介电层的材质与所述多晶硅层材质相同。

7.根据权利要求1所述的浅沟槽隔离结构，其特征在于，所述第三介电层的顶部具有凹陷，且第三介电层的凹陷底部低于所述第二介电层的顶部。

8.一种半导体器件，其特征在于，所述半导体器件包括：

具有一顶部的衬底；

位于所述衬底的顶部一侧至少有一个沟槽；

沿所述沟槽的内壁依次有第一介电层、第二介电层和第三介电层，其中，所述第一介电层的顶部低于所述第二介电层的顶部和所述衬底的顶部，使所述第二介电层和所述衬底之间形成第一凹槽，且所述衬底对应所述沟槽的顶部的边缘角处呈弧面。

9.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括：

沿所述第一凹槽的内壁有第四介电层。

10.根据权利要求9所述的半导体器件，其特征在于，相邻所述沟槽的第四介电层相连通且覆盖所述衬底的顶部一侧的表面。

11.根据权利要求9所述的半导体器件，其特征在于，在所述第一凹槽处，所述半导体器件还包括：

位于第四介电层的内壁凹槽中的第五介电层。

12.根据权利要求11所述的半导体器件，其特征在于，所述第五介电层的材质与所述第二介电层材质相同。

13.根据权利要求11所述的半导体器件，其特征在于，所述半导体器件还包括：

位于所述第四介电层背离所述衬底一侧的多晶硅层，其中，所述第五介电层的材质与所述多晶硅层材质相同。

14.根据权利要求13所述的半导体器件，其特征在于，所述多晶硅层延伸覆盖所述第二介电层的顶部及所述第三介电层的部分顶部。

15.根据权利要求14所述的半导体器件，其特征在于，所述多晶硅层对应所述沟槽处的表面低于对应所述衬底的顶部处的表面。

16.根据权利要求14所述的半导体器件，其特征在于，相邻所述沟槽处的多晶硅层相连通且覆盖所述衬底的顶部对应区域处。

17.根据权利要求14所述的半导体器件，其特征在于，所述第三介电层的顶部具有凹陷，且第三介电层的凹陷底部低于所述第二介电层的顶部。