[实用新型]一种适用于高速接口的锁相环

说明书

本实用新型涉及锁相环领域，且公开了一种适用于高速接口的锁相环，包括32MHz晶振、分频器、鉴相器、FPGA、环路滤波器、压控振荡器、放大器、滤波器，所述32MHz晶振的输出端与分频器的输入端信号连接，所述分频器的输出端与鉴相器的输入端信号连接，所述FPGA的输出端分别与分频器和鉴相器的输入端信号连接，所述鉴相器的输出端与环路滤波器的输入端电性连接，所述环路滤波器输出端与压控振荡器的输入端电性连接，所述压控振荡器的输出端分别与放大器和滤波器的输入端电性连接，该实用新型，解决了响应速度慢，实现不了微型低功耗要求，输出信号相位噪声差、杂波抑制低、体积大、重量较重、调试复杂，响应速度慢的问题。

技术领域

本实用新型涉及锁相环领域，具体为一种适用于高速接口的锁相环。

背景技术

锁相环是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统，学过自动控制原理的人都知道，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。

目前，微波系统中频率源的实现主要采用锁相环实现，锁相环主要有模拟锁相环，数字锁相环以及有记忆能力(微机控制的)锁相环，微机控制的锁相环可以在VCO的频率范围内，控制生成所需要的频率，而现在市面上的微机控制的锁相环大部分由单片机控制，但是单片机由于必须要软件命令，自身指令是顺序执行，存在响应速度慢的特点，实现不了微型低功耗要求，输出信号相位噪声差、杂波抑制低、体积大、重量较重、调试复杂，响应速度慢，不能满足图像，通信等行业需求，为此提供一种适用于高速接口的锁相环来解决上述问题。

实用新型内容

针对现有技术的不足，本实用新型提供了一种适用于高速接口的锁相环，具有实现微型低功耗要求，输出信号相位噪声好、杂波抑制高、体积小、重量轻、调试简单，响应速度快，可以满足图像，通信等行业需求的优点，解决了响应速度慢，实现不了微型低功耗要求，输出信号相位噪声差、杂波抑制低、体积大、重量较重、调试复杂，响应速度慢，不能满足图像，通信等行业需求的问题。

为实现上述实现微型低功耗要求，输出信号相位噪声好、杂波抑制高、体积小、重量轻、调试简单，响应速度快，可以满足图像，通信等行业需求的目的，本实用新型提供如下技术方案：

一种适用于高速接口的锁相环，包括32MHz晶振、分频器、鉴相器、FPGA、环路滤波器、压控振荡器、放大器、滤波器，所述32MHz晶振的输出端与分频器的输入端信号连接，所述分频器的输出端与鉴相器的输入端信号连接，所述FPGA的输出端分别与分频器和鉴相器的输入端信号连接，所述鉴相器的输出端与环路滤波器的输入端电性连接，所述环路滤波器输出端与压控振荡器的输入端电性连接，所述压控振荡器的输出端分别与放大器和滤波器的输入端电性连接，所述滤波器的输出端与分频器的输入端信号连接。

优选的，所述32MHz晶振为晶体振荡器，所述MHz晶振是指从一块石英晶体上按一定方位角切下薄片。

优选的，所述分频器为音箱内的一种电路装置，所述分频器将输入的模拟音频信号分离成高音、中音、低音等不同部分。

优选的，所述鉴相器为能够鉴别出输入信号的相位差的器件，所述鉴相器是使输出电压与两个输入信号之间的相位差有确定关系的电路。

优选的，所述FPGA为现场可编程门阵列，所述FPGA是在PAL、GAL等可编程器件的基础上进一步发展的产物，所述FPGA作为专用集成电路ASIC领域中的一种半定制电路而出现。

优选的，所述环路滤波器为跳频源工作原理中的其中一模块。

优选的，所述压控振荡器为输出频率与输入控制电压有对应关系的振荡电路(VCO)。

优选的，所述放大器为能把输入讯号的电压或功率放大的装置，所述放大器由电子管或晶体管、电源变压器和其他电器元件组成。