[实用新型]一种浮结型肖特基势垒二极管

说明书

本实用新型涉及一种浮结型肖特基势垒二极管，包括：衬底层1；外延层2，位于所述衬底层1上层；浮结层4，位于所述外延层2上层的两侧；绝缘型多晶硅层5，位于所述浮结层4上层；沟槽6，位于所述绝缘型多晶硅层5上层；肖特基接触阴极7，位于所述衬底层1下层；肖特基接触阳极8，覆盖所述外延层2、所述绝缘型多晶硅层5和所述沟槽6。本实用新型提出的二极管，通过改善浮结型肖特基势垒二极管的工艺步骤，不需要二次生长外延层，增大了器件击穿电压，减小了导通电阻，提升了功率优值，降低了工艺难度和成本。

技术领域

本实用新型属于微电子制造技术领域，具体涉及一种浮结型肖特基势垒二极管。

背景技术

SiC肖特基势垒二极管作为一种宽禁带半导体器件首先在电力电子技术领域替代Si器件。SiC肖特基势垒二极管在电力电子领域最大的优势在于其优异的反向恢复特性。目前，商品化的SiC肖特基势垒二极管已经广泛应用在高频开关电源、功率因数校正及电机驱动等领域。与当前最好的功率MOSFET结合使用时，开关频率可以达到400kHz，并有望实现高于1MHz。许多公司在其IGBT变频或逆变装置中使用SiC肖特基势垒二极管取代Si快恢复二极管，其总体效益远远超过SiC与Si器件之间的价格差异而造成的成本增加。

与Si肖特基势垒二极管相比，SiC肖特基势垒二极管具有漏电流低、开关速度快等优点，在功率应用方面具有很大的潜力。然而，在击穿电压与导通电阻之间仍存在相互制约的矛盾，即不能同时满足高击穿电压和低导通电阻。同时，普通的浮结结构肖特基势垒二极管的工艺制作过程中，外延层需要生长两次，工艺难度和成本较高。

实用新型内容

为了解决现有技术中存在的上述问题，本实用新型提供了一种浮结型肖特基势垒二极管。本实用新型要解决的技术问题通过以下技术方案实现：

本实用新型实施例提供了一种浮结型肖特基势垒二极管，包括：

衬底层；

外延层，位于所述衬底层上层；

浮结层，位于所述外延层上层的两侧；

绝缘型多晶硅层，位于所述浮结层上层；

沟槽，位于所述绝缘型多晶硅层上层；

肖特基接触阴极，位于所述衬底层下层；

肖特基接触阳极，覆盖所述外延层、所述绝缘型多晶硅层和所述沟槽。

在本实用新型的一个实施例中，所述外延层材料为N^-离子掺杂的4H-SiC，厚度为5μm～15μm。

在本实用新型的一个实施例中，所述浮结层材料为金属Ti，厚度为0.5μm～2μm。

在本实用新型的一个实施例中，所述绝缘型多晶硅层厚度为4μm～6μm，宽度为0.4μm～0.6μm。

在本实用新型的一个实施例中，所述沟槽的横截面积小于所述绝缘型多晶硅的横截面积。

在本实用新型的一个实施例中，所述肖特基接触阴极的材料为Al/Ti合金，厚度为300nm～500nm，其中金属Al和金属Ti的含量比为3：1。

在本实用新型的一个实施例中，所述肖特基接触阴极的材料为金属Ni，厚度为400nm～600nm。

与现有技术相比，本实用新型的有益效果：

1、本实用新型提出的二极管，增大了器件击穿电压，减小了导通电阻，提升了功率优值。

2、本实用新型提出的二极管的制作方法，改善了4H-SiC浮结型肖特基势垒二极管的工艺步骤，不需二次生长外延层，降低了工艺难度和成本。

附图说明