[实用新型]一种磁阻型传感器芯片时序控制电路有效
| 申请号： | 201920238722.9 | 申请日： | 2019-02-25 |
| 公开（公告）号： | CN209182696U | 公开（公告）日： | 2019-07-30 |
| 发明（设计）人： | 肖登艳;陈忠志;彭卓;赵翔 | 申请（专利权）人： | 成都芯进电子有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 成都行之专利代理事务所(普通合伙) 51220 | 代理人： | 张超 |
| 地址： | 610000 四川省成都市高新*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 时序控制电路 组合逻辑运算 本实用新型 传感器芯片 时钟信号 磁阻 移位寄存器 分频器 振荡器 睡眠 比较器输出 采样控制器 毛刺信号 应用需求 输出 比较器 磁阻桥 灵活的 占空比 检测 功耗 使能 架构 芯片 清晰 | ||
1.一种磁阻型传感器芯片时序控制电路，其特征在于，包括检测采样控制器、分频器、移位寄存器和组合逻辑运算单元；所述分频器、移位寄存器和组合逻辑运算单元均连接于检测采样控制器，且检测采样控制器接入振荡器输出的时钟信号；所述移位寄存器和组合逻辑运算单元均连接于分频器，且分频器接入振荡器输出的时钟信号；所述移位寄存器连接于组合逻辑运算单元，且组合逻辑运算单元向AMR和比较器输出检测使能时钟信号；所述组合逻辑运算单元还向比较器输出采样时钟信号；
所述分频器对输入的振荡器时钟信号进行分频，计数；
所述检测采样控制器检测采样时钟占空比控制信号；
所述移位寄存器对分频器的输出进行移位输出；
所述组合逻辑运算单元产生芯片的检测使能信号和比较器判别输出的采样信号。
2.根据权利要求1所述的一种磁阻型传感器芯片时序控制电路，其特征在于，所述分频器包括多个级联的触发器；首级的触发器接收振荡器输出的时钟信号，且首级的触发器连接于检测采样控制器；末级的触发器连接于移位寄存器。
3.根据权利要求1所述的一种磁阻型传感器芯片时序控制电路，其特征在于，所述检测采样控制器包括控制单元A和控制单元B；所述控制单元A包括串联的反向器I1和反向器I2；所述控制单元B包括串联的反向器I3和反向器I4；所述反向器I1输入端接收振荡器输出的时钟信号，所述反向器I2的输出端连接组合逻辑运算单元；所述反向器I3的输入端连接分频器，所述反向器I3的输出端连接组合逻辑运算单元，所述反向器I3的输出端还连接移位寄存器。
4.根据权利要求1所述的一种磁阻型传感器芯片时序控制电路，其特征在于，所述组合逻辑运算单元包括二输入或非门N1、三输入或非门N2、反向器I5和反向器I6；所述二输入或非门N1、反向器I5和反向器I6串联，且反向器I5的输出端连接于三输入或非门N2的第三输入端，所述三输入或非门N2的第一输入端和第二输入端均连接于检测采样控制器，所述三输入或非门N2的输出端向AMR和比较器输出检测使能时钟信号；
所述二输入或非门N1的输入端DINb连接于移位寄存器，二输入或非门N1的输入端DIN连接于分频器；所述反向器I6的输出端向比较器输出采样时钟信号。
5.根据权利要求1所述的一种磁阻型传感器芯片时序控制电路，其特征在于，所述移位寄存器包括触发器DFF0，所述触发器DFF0的D端口连接分频器，所述触发器DFF0的CK端口连接检测采样控制器，所述触发器DFF0的Qb端口连接组合逻辑运算单元。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都芯进电子有限公司，未经成都芯进电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201920238722.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种用于探测车的WIFI远程控制装置
- 下一篇：一种压裂车监控系统
