[发明专利]比较器系统

权利要求书

1.一种用于比较输入信号和参考信号的比较器系统，包括：

控制器，所述控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟；其中：

所述系统输出信号取决于所述输入信号与所述参考信号之间的比较；

其中所述比较器系统包括多个比较器，其中：

每个比较器被配置为：

i)接收所述输入信号和所述参考信号；以及

ii)提供比较器输出信号，其中所述比较器输出信号中的每个具有不同的上升的输出延迟和/或下降的输出延迟；

所述控制器被配置为通过选择性地启用或禁用所述比较器中的至少一个比较器来调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟；并且

所述系统输出信号包括由启用的比较器提供的所述比较器输出信号。

2.根据权利要求1所述的比较器系统，其中：

所述系统输出信号包括高状态和低状态；

所述上升的输出延迟包括上升的延迟时间和上升时间；

所述下降的输出延迟包括下降的延迟时间和下降时间；

所述上升的延迟时间是从所述输入信号与所述参考信号之间的所述比较花费的时间，所述参考信号触发了所述系统输出信号从所述低状态到所述高状态的低至高的转变，直到所述低至高的转变开始；

所述上升时间是所述系统输出信号从所述低至高转变开始时从所述低状态转变到所述高状态所花费的时间；

所述下降的延迟时间是从所述输入信号与所述参考信号之间的所述比较花费的时间，所述参考信号触发了所述系统输出信号从所述高状态到所述低状态的高至低的转变，直到所述高至低的转变开始；并且

所述下降时间是所述系统输出信号从所述高至低转变开始时从所述高状态转变到所述低状态所花费的时间。

3.根据权利要求1所述的比较器系统，其中：

所述上升的输出延迟是所述上升的延迟时间与所述上升时间的总和；并且

所述下降的输出延迟是所述下降的延迟时间与所述下降时间的总和。

4.根据权利要求1所述的比较器系统，其中所述控制器被配置为调节所述系统输出信号的所述上升的输出延迟和所述下降的输出延迟，使得：

i)所述上升的输出延迟小于所述下降的输出延迟；或者

ii)所述下降的输出延迟小于所述上升的输出延迟；或者

iii)所述上升的输出延迟和所述下降的输出延迟相等。

5.根据权利要求1所述的比较器系统，其中所述控制器被配置为基于从下列中的一者处接收的信号来调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟：

i)存储器元件，所述存储器元件被配置为存储与所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟有关的数据，其中从所述存储器元件处接收的所述信号取决于存储在所述存储器元件内的所述数据；或者

ii)电路的至少一部分，其中由所述控制器接收的所述信号取决于所述电路的所述至少一部分的一个或多个要求。

6.根据权利要求5所述的比较器系统，其中：

所述控制器被配置为基于从所述电路的所述至少一部分处接收的所述信号来调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟；并且

所述比较器系统是在所述电路内实现的。

7.根据权利要求1所述的比较器系统，包括比较器，所述比较器被配置为：

接收所述输入信号和所述参考信号；以及

提供所述系统输出信号。

8.根据权利要求7所述的比较器系统，其中：

所述比较器耦接到所述控制器，所述控制器被配置为调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟。