[发明专利]一种应用于时钟数据恢复电路的比例通路增益调节器

权利要求书

1.一种应用于时钟数据恢复电路的比例通路增益调节器，所述时钟数据恢复电路包括压控振荡器、比例通路、积分通路、转换装置以及电荷泵，其中压控振荡器包含六个压控电容C₁-C₆；比例通路根据时钟和数据相位关系的超前、滞后，通过逻辑高低电平控制由压控电容C₃、C₄、C₅、C₆组成的小电容阵列，对压控振荡器频率进行调整；积分通路根据电荷泵的电流输出，通过积分电容转化为压控振荡器的控制电压，控制压控电容C₁、C₂，进而控制压控振荡器频率精确变化；所述转换装置设置在比例通路与所述小电容阵列之间，向所述小电容阵列输出逻辑控制电平V_bb0、V_bb1，以使超前、滞后、保持三种逻辑与压控振荡器的频率输出一一对应；

其特征在于，在压控振荡器增加由压控电容C₇、C₈、C₉、C₁₀组成的大电容阵列，压控电容C₇、C₈、C₉、C₁₀的连接关系与压控电容C₇、C₈、C₉、C₁₀的连接关系完全相同，且压控电容C₇、C₈、C₉、C₁₀的电容值大于压控电容C₇、C₈、C₉、C₁₀电容值，在转换装置的输出端设置锁定检测装置，锁定检测装置包括频差检测装置，频差检测装置根据两个输入时钟的频差大小产生不同的输出信号Vcont，Vcont分别与V_bb0、V_bb1通过与逻辑得到控制大电容阵列的逻辑控制电平V_bb0*、V_bb1*。

2.根据权利要求1所述应用于时钟数据恢复电路的比例通路增益调节器，其特征在于，所述转换装置中，当超前/滞后的判决结果均为逻辑“1”或“0”时，两个控制字中有一个为1，VCO频率不变；当时钟相位超前于数据时，两个控制字均为逻辑“0”，VCO频率下降；当时钟相位滞后于数据时，两个控制字均为逻辑“1”，VCO频率上升。

3.根据权利要求1所述应用于时钟数据恢复电路的比例通路增益调节器，其特征在于，所述压控电容压控电容C₁、C₂的电容值相等，C₃、C₄、C₅、C₆的电容值相等，压控电容C₇、C₈、C₉、C₁₀的电容值相等。

4.根据权利要求1所述应用于时钟数据恢复电路的比例通路增益调节器，其特征在于，所述频差检测装置包括两个D触发器，所述两个输入时钟为clk_ref和clk_div，其中，clk_ref是VCO中心频率的1/4，clk_div是恢复出的时钟经过4分频后的时钟信号，一个D触发器的D端接clk_div，clk端clk_ref，另一个D触发器的D端接clk_ref，clk端clk_div，最终根据clk_ref和clk_div的频差大小产生不同的输出信号Vcont。

5.根据权利要求4所述应用于时钟数据恢复电路的比例通路增益调节器，其特征在于，当两个输入时钟信号的频差大于30MHz时，其输出Vcont为高电平；当两个输入的时钟信号频差小于30MHz或仅存在相位差时，其输出Vcont为低电平。

6.根据权利要求1或4或5所述应用于时钟数据恢复电路的比例通路增益调节器，其特征在于，当Vcont为高电平时，V_bb0*、V_bb1*与V_bb0、V_bb1保持相同的逻辑状态，大小电容阵列同时接入环路；当Vcont为低电平时，V_bb0*、V_bb1*总处于低电平，仅有小电容阵列接入环路。