[发明专利]存储装置及其字线驱动方法

说明书

一种存储装置及其字线驱动方法。该存储装置包括：存储单元电路、字线驱动单元电路、字线、第一位线和第二位线；存储单元电路与字线、第一位线和第二位线连接；字线驱动单元电路与字线连接，并配置为输出开启信号和截止信号，开启信号包括第一电压台阶和第二电压台阶，第一电压台阶与截止信号的电压的差值大于第二电压台阶与截止信号的电压的差值。该存储装置采用分段字线电压控制，以减小位线电压的变化幅度，从而提高了存储装置工作频率和降低了存储装置的功耗。

技术领域

本公开的实施例涉及一种存储装置及其字线驱动方法。

背景技术

在CPU等复杂芯片中，数据流多采用流水线设计。存储装置(例如，数据缓存)作为数据流的一部分，通常由静态存储器(例如，静态随机存储器(SRAM))来实现。静态存储器的时序控制一般有两种方式：自定时控制(Self-Timing Control)和两相时钟控制(TwoPhase Clock Control)。

发明内容

本公开至少一实施例提供一种存储装置，包括：存储单元电路、字线驱动单元电路、字线、第一位线和第二位线；所述存储单元电路与所述字线、所述第一位线和所述第二位线连接，并配置为在所述字线上施加的开启信号的控制下，在所述第一位线输出与第一存储状态对应的第一位线电压，在所述第二位线输出与第二存储状态对应的第二位线电压，在所述字线上施加的截止信号的控制下，与所述第一位线和所述第二位线断开，所述第一位线电压和所述第二位线电压之间具有电压差；所述字线驱动单元电路与所述字线连接，并配置为输出所述开启信号和所述截止信号，所述开启信号包括第一电压台阶和第二电压台阶，所述第一电压台阶与所述截止信号的电压的差值大于所述第二电压台阶与所述截止信号的电压的差值。

例如，在本公开至少一实施例提供的存储装置中，所述字线驱动单元电路包括：驱动输入电路、驱动复位电路、至少一个第一节点电压拉动电路和输出端；所述驱动输入电路与所述输出端连接，并配置为将第一电压输入至所述输出端以得到所述第一电压台阶，所述驱动复位电路与所述输出端连接，并配置为将第二电压输入至所述输出端以得到所述截止信号，所述至少一个第一节点电压拉动电路与所述输出端连接，并配置为将所述输出端的电压与所述截止信号的电压之间的差值变小，所述输出端与所述字线电连接，并配置为将所述第一电压台阶、所述第二电压台阶和所述截止信号的电压分别输出至所述字线。

例如，在本公开至少一实施例提供的存储装置中，所述驱动输入电路包括第一晶体管；所述第一晶体管的第一极与第一电源端连接以接收所述第一电压，所述第一晶体管的第二极与所述输出端连接，所述第一晶体管的栅极与第一信号端连接以接收第一信号。

例如，在本公开至少一实施例提供的存储装置中，所述驱动复位电路包括第二晶体管；所述第二晶体管的第一极与第二电源端连接以接收所述第二电压，所述第二晶体管的第二极与所述输出端连接，所述第二晶体管的栅极与第二信号端连接以接收第二信号。

例如，在本公开至少一实施例提供的存储装置中，所述至少一个第一节点电压拉动电路每个包括第三晶体管；所述第三晶体管的第一极与第二电源端连接以接收所述第二电压，所述第三晶体管的第二极与所述输出端连接，所述第三晶体管的栅极与第三信号端连接以接收第三信号。

例如，在本公开至少一实施例提供的存储装置中，所述字线驱动单元电路还包括至少一个第二节点电压拉动电路；所述至少一个第二节点电压拉动电路与所述输出端连接，并配置为与所述至少一个第一节点电压拉动电路形成分压电路，以将所述输出端的电压与所述截止信号的电压之间的差值变小。

例如，在本公开至少一实施例提供的存储装置中，所述至少一个第二节点电压拉动电路还配置为以比所述驱动输入电路更大的导通电阻与所述至少一个第一节点电压拉动电路形成所述分压电路。

例如，在本公开至少一实施例提供的存储装置中，所述至少一个第二节点电压拉动电路还配置为在与所述驱动输入电路的共同作用下，将所述第一电压输入至所述输出端，以将所述第一电压台阶施加至所述字线。