[发明专利]具有数据预取功能的Flash控制器结构及其实现方法

说明书

本发明涉及具有数据预取功能的Flash控制器结构及其实现方法，按照控制器系统中的指令与数据大部分顺序执行的原则，根据控制器中的处理器访问的地址要求，判断数据或指令是否已经预取完成，利用单个处理器读取资源，完成双数据或指令读取和预取，设计实现一种带有指令预取功能的Flash控制器结构，可以在不改变处理器性能的前提下，提高微控制器系统处理速度，提高系统效率。满足嵌入式微控制器设计领域的高性能与低功耗的要求。

技术领域

本发明属于嵌入式微控制器领域，提出了一种可以实现数据预取的Flash控制器架构设计。

背景技术

在嵌入式系统的应用中，进行主从机通信和从机自身任务处理时，需要经常与从机MCU进行运行数据的存取。过去传统的方法是在MCU上外挂存储器以存取数据。这种方法需要增加MCU与存储器的读写接口，增加了MCU的管脚负担，减慢了数据的读写速度的同时还增加了功耗。

随着智能化的普及及物联网的兴起，内置嵌入式Flash的微控制器(MCU：MicroControl Unit)在工业控制以及消费电子类市场得到了越来越广泛的使用。针对这种低功耗、低成本、高性能的应用环境，本文涉及并实现了一款具有数据预取功能的Flash控制器结构。

发明内容

本发明目的是采用组相连Flash结构，设计一种嵌入式微控制器内置的具有数据预取功能的高性能、低功耗的Flash控制器。在不提升系统时钟的情况下，完成带有数据预取功能的嵌入式异步Flash的数据存取，从而达到提升系统性能的目的，由于提升的性能在原有的系统时钟下实现，也最大程度的控制了高性能微控制器的系统功耗。满足嵌入式微处理器应用领域的高性能与低功耗的要求。

本发明为实现上述目的所采用的技术方案是：带有数据预取功能的Flash控制器结构，包括：

地址译码器，用于完成对处理器地址的译码，形成片选和控制信号发给Flash控制器和特殊功能寄存器单元；

Flash控制器，用于根据片选和控制信号完成从处理器到组相连Flash结构之间的时序转换、数据读取和预取数据的保存；

特殊功能寄存器单元，用于根据Flash控制器的工作方式和对Flash存储器的控制方式进行参数配置并保存；

组相连Flash结构，用于从各自存储区反馈数据给Flash控制器，当前访问地址的数据同时反馈给处理器总线，其余数据缓存在Flash控制器的缓冲存储器中。

所述Flash控制器，对处理器发出的相同地址，从各个Flash Seg中同时读出对应地址的数据，反馈给Flash控制器进行处理和缓存。

组相连Flash结构中各个Seg的选择由处理器发出的地址通过译码得出：低位地址用于字节、半字和字选择；中段地址用于Flash Seg选择；高位地址用于同一Seg中的地址偏移选择。

所述Flash控制器中设有对应组相连Flash结构的Seg数减1的缓冲存储器，用于存放预取出的指令或数据。

组相连Flash结构包括多个Seg，Seg数根据实际设计需求设计大于等于2个Seg的组相连结构Flash。

采用组相连Flash结构和带有数据预取功能的Flash控制器，在不提高系统时钟频率的基础上，通过对处理器发出的统一地址，从组相连Flash结构中同时读回多个数据，存放在Flash控制器的缓冲存储器中，实现Flash指令和数据的预取。

带有数据预取功能的Flash控制器的实现方法，包括以下步骤：

地址译码器完成对处理器地址的译码，形成片选和控制信号发给Flash控制器和特殊功能寄存器单元；

通过处理器总线对特殊功能寄存器进行配置，完成对Flash控制器行为的控制；