[发明专利]存储结构电荷保持性能的检测方法及检测装置

说明书

本发明涉及半导体制造技术领域，尤其涉及一种三维存储器电荷保持性能的检测方法及检测装置。所述存储结构电荷保持性能的检测方法包括如下步骤：形成一存储结构，所述存储结构包括衬底、位于所述衬底表面的堆叠层以及覆盖于所述堆叠层表面的绝缘层，所述堆叠层包括沿垂直于所述衬底的方向依次叠置的隧穿层、电荷捕获层和阻挡层；施加一检测电压至所述存储结构；获取所述存储结构放电过程中的放电电容随时间变化的第一性能曲线。本发明提高了对存储结构电荷保持性能的检测效率，降低了半导体器件的研发及制造成本。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种三维存储器电荷保持性能的检测方法及检测装置。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。

对3D NAND存储器等存储结构电荷保持性能的检测，是半导体工艺制程改进和确定半导体产品良率的重要步骤。但是，当前对存储结构电荷保持性能的检测是在半导体产品制程工艺结束之后，即形成完整的半导体器件结构之后，这种方式耗时较长，不利于存储结构工艺改进效率的提高，而且还会增大半导体制程的成本。

因此，如何提高对存储结构电荷保持性能检测的效率，降低半导体制造成本，是目前亟待解决的技术问题。

发明内容

本发明提供一种存储结构电荷保持性能的检测方法及检测装置，用于解决现有方法对存储结构电荷保持性能的检测效率低的问题，并降低半导体制造成本。

为了解决上述问题，本发明提供了一种存储结构电荷保持性能的检测方法，包括如下步骤：

形成一存储结构，所述存储结构包括衬底、位于所述衬底表面的堆叠层以及覆盖于所述堆叠层表面的绝缘层，所述堆叠层包括沿垂直于所述衬底的方向依次叠置的隧穿层、电荷捕获层和阻挡层；

施加一检测电压至所述存储结构；

获取所述存储结构放电过程中的放电电容随时间变化的第一性能曲线。

可选的，形成一存储结构的具体步骤包括：

提供一衬底；

依次沉积所述隧穿层、所述电荷捕获层和所述阻挡层于所述衬底表面，形成所述堆叠层；

形成覆盖所述阻挡层表面的所述绝缘层。

可选的，所述衬底表面还包括自然氧化层，所述堆叠层位于所述自然氧化层表面。

可选的，施加一检测电压至所述存储结构之前，还包括如下步骤：

获取所述存储结构充电过程中充电电容随电压变化的第二性能曲线；

分析所述第二性能曲线，以所述充电电容开始保持稳定时所对应的电压作为所述检测电压。

可选的，施加一检测电压至所述存储结构的具体步骤包括：

采用汞探针施加一检测电压至所述存储结构。

可选的，获取所述存储结构放电过程中的放电电容随时间变化的特性曲线之前，还包括如下步骤：

判断所述检测电压施加的时间是否达到预设时间，若是，则停止施加所述检测电压。

可选的，所述预设时间为5s～15s。

可选的，所述衬底为多晶硅衬底。

为了解决上述问题，本发明还提供了一种存储结构电荷保持性能的检测装置，包括：