[发明专利]一种RS锁存器、RS触发器及控制器

说明书

本申请公开了一种RS锁存器、触发器及控制器，包括：RS锁存器本体，RS锁存器本体包括S输入端和R输入端；与RS锁存器本体相连的组合逻辑电路，组合逻辑电路在用于接入S输入端的第一信号及用于接入R输入端的第二信号均为1时，将第一信号和/或第二信号转变为0，并将转变后的信号对应输入到S输入端和/或R输入端。本申请公开的上述技术方案，通过与RS锁存器本体相连的组合逻辑电路使得RS锁存器本体中S＝1、R＝1这一情况不再存在，而是相应的转变为S＝0、R＝1或S＝1、R＝0或S＝0、R＝0，以使其在从S＝1、R＝1转变为S＝0、R＝0时可以对应输出确定及稳定的状态，从而提高RS锁存器的使用性能。

技术领域

本申请涉及锁存器技术领域，更具体地说，涉及一种RS锁存器、RS触发器及控制器。

背景技术

RS(Reset-Set，复位-置位)锁存器可以用来抵抗开关的抖动，其是一两输入、两输出的电路，具体可以采用或非门等形式实现，具体参见图1，其示出了现有技术中其中一种采用或非门形式构成的RS锁存器。

结合图1可知，在现有的RS锁存器中，当输入端由S＝1、R＝1转变为S＝0、R＝0时，由于信号的不同步而使得S和R这两个输入端无法同时变为0，因此，当S和R这两个输入端全部转变为0之后，会使得输出端Q和QN出现不确定的状态，也就是说，无法确定Q＝1、QN＝0或者是Q＝0、QN＝1，而这两种情况会在输出端随机出现。

综上所述，如何在输入端由S＝1、R＝1转变为S＝0、R＝0时能够使输出端出现确定和稳定的状态，是目前本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的是提供一种RS锁存器、RS触发器及控制器，用于在输入端由S＝1、R＝1转变为S＝0、R＝0时能够使输出端出现确定和稳定的状态。

为了实现上述目的，本申请提供如下技术方案：

一种RS锁存器，包括：

RS锁存器本体，所述RS锁存器本体包括S输入端和R输入端；

与所述RS锁存器本体相连的组合逻辑电路，所述组合逻辑电路在用于接入所述S输入端的第一信号及用于接入所述R输入端的第二信号均为1时，将所述第一信号和/或所述第二信号转变成0，并将转变后的信号对应输入到所述S输入端和/或所述R输入端。

优选的，当所述组合逻辑电路与所述S输入端或所述R输入端相连时，若所述第一信号和所述第二信号不均为1，则所述组合逻辑电路保持与之相连的输入端对应的信号为原有状态，并将保持原有状态的所述信号输入到与所述组合逻辑电路相连的输入端；

相应地，所述RS锁存器本体中的另一输入端直接接收用于接入自身的信号。

优选的，当所述组合逻辑电路与所述S输入端和所述R输入端均相连时，若所述第一信号和所述第二信号不均为1，则所述组合逻辑电路保持所述第一信号和所述第二信号的原有状态，并将经过所述组合逻辑电路且保持原有状态的所述第一信号对应输入到所述S输入端，且将经过所述组合逻辑电路且保持原有状态的所述第二信号对应输入到所述R输入端。