[发明专利]一种负反馈方法及其系统

说明书

本发明公开了一种负反馈方法，包括：S1：获取理论第一信号频率并生成第一数据；S2：通过所述第一数据对第二信号频率进行低位补零并生成多个第二数据；S3：对所述第二数据累计求和生成用于锁定频率源的分频系数。本发明通过将理论第一信号频率和第二信号频率转换为二进制定点小数，进行分频系数的乘法运算，代替传统的使用MCU或使用FPGA IP核进行除法运算的工作方式，避免了除法运算会进行多位数据甚至理论上的无限位数据的运算的问题，解决了传统的负反馈电路中锁定频率的处理时间较长的问题。

技术领域

本发明涉及通信领域，具体涉及一种负反馈方法及其系统。

背景技术

随着现代通信技术的发展，频率源在通信中的作用越来越重要。在通信雷达、无线通信、微波测试设备和频谱监测等系统的射频前端中，都需要使用低杂散、低相位噪声的微波频率源来提高系统的抗干扰能力以及通信的保密能力。随着信号源、频谱分析仪、矢量网络分析仪等射频微波测试设备的发展，对频率源的各方面指标都提出了越来越高的要求。因此，研究低相噪、低杂散的微波频率源具有非常重要的意义。

目前基于锁相环技术实现的低相位噪声、高频谱纯度和高稳定度的频率源在很多要求高性能的系统中得到应用。锁相环技术主要通过负反馈系统实现参考频率与输出频率的相位统一，信号输入通过鉴相器、环路滤波器和压控振荡器三个主要器件，再经由分频器反馈回输入端。锁相环的锁定时间决定了锁相环的输出能从一个频点快速跳到另一个频点的能力，要实现快速锁定除了锁定电路中的快速锁定电路外，在反馈支路上锁相频率对鉴相频率的快速除法也决定了快速锁定中的处理时间。

而现有的现有技术中，反馈支路上锁相频率对鉴相频率的快速除法中，一种是用MCU的进行除法运算；另一种是使用FPGA中硬件除法IP核进行运算。上述方式均存在需要较长的处理时间、速度较慢占用较多的资源的缺点。

发明内容

有鉴于此，本发明提供一种负反馈方法，通过改进信号频率处理方法，解决了负反馈电路中锁定频率的处理时间较长的问题。

为解决以上技术问题，本发明的技术方案为采用一种负反馈方法，包括：S1：获取理论第一信号频率并生成第一数据；S2：通过所述第一数据对第二信号频率进行低位补零并生成多个第二数据；S3：对所述第二数据累计求和生成用于锁定频率源的分频系数。

可选地，所述S1包括：S11：基于第三信号频率确定所述理论第一信号频率；S12：将所述理论第一信号频率转化为二进制的所述第一数据。

可选地，所述S2包括：S21：通过遍历所述第一数据的全部非零位生成包括全部非零位数的集合i＝{0，…，n}；S22：将所述第二信号频率转换为定点小数；S23：将所述定点小数基于所述集合i，依次低位添加“i”个的零位，生成多个所述第二数据，其中，i＝{0，…，n}。

可选地，所述第一数据通过公式A获得：Y＝f1*2ⁿ(A)，其中，Y为所述第一数据，f1为所述理论第一信号频率，n为f1的位数。

可选地，所述第二数据通过公式B进行累计求和：其中，N为所述分频系数，f2_i为添加数量为i的零位后的所述第二数据。

相应地，本发明提供，一种负反馈系统，包括：所述分频单元，用于生成理论第一信号频率并转换为第一数据；压控振荡单元，用于生成第二信号频率；加法单元，用于获取理论第一信号频率，与第二信号频率生成多个第二数据，并生成用于锁定频率源的分频系数。

可选地，所述负反馈系统还包括：时钟源，用于为所述负反馈系统提供用于参考的第三信号频率。

可选地，所述分频单元包括：所述移位寄存器，用于存储代表所述理论第一信号频率的第一数据。

可选地，所述加法单元设置于FPGA的IP核中或MCU中。