[发明专利]基于FPGA的数据计算方法和装置

说明书

本发明实施例公开了一种基于FPGA的数据计算方法和装置，所述方法包括：根据第一预设规则，将第一输入数据、第二输入数据、第三输入数据和第四输入数据分别拆分为高位部和低位部；根据第二预设规则，将第一输入数据、第二输入数据、第三输入数据和第四输入数据的低位部输入第一计算模块进行计算，得到第一输出数据；根据第三预设规则，对第一输入数据、第二输入数据、第三输入数据和第四输入数据分别拆分的高位部和低位部进行分组，将分组后的数据输入第二计算模块进行计算，得到第二输出数据；根据第四预设规则得到最终输出数据。本发明实施例实现了P＝A*B+C*D的计算，提高了IntelFPGA芯片中DSP计算模块在计算8bit乘加运算时的资源利用率。

技术领域

本发明实施例涉及Intel FPGA的应用领域，尤其涉及一种基于FPGA的数据计算方法和装置。

背景技术

现场可编程门阵列(Field-Programmable Gate Array，FPGA)是一种半定制电路，FPGA芯片的设计周期短，开发费用低，小批量系统,是提高系统集成度和可靠性的最佳选择之一。

乘加运算在Intel FPGA上的实现有两种方式，第一种是直接使用查找表(Look-Up-Table，LUT)模块实现乘法器和加法器，第二种是调用FPGA上的数字信号处理(DigitalSignal Processing，DSP)模块实现乘法器和加法器。第一种方式适用于数据量小且简单的乘加运算。使用第二种方式时，由于Intel FPGA上的DSP的位宽固定为18bit*19bit，在设计中只需要实现一个8bit*8bit的运算的情况下，一个DSP仅能实现一个8bit*8bit的运算，这种方法对DSP计算能力的利用率极低，造成了很大的资源浪费，同时会限制设计中能够实现的乘加运算数量。

因此，如何充分利用FPGA的LUT模块和DSP模块的资源来达到较高的性能是设计时面临的一个重大问题。

发明内容

有鉴于此，本发明实施例提供一种基于FPGA的数据计算方法和装置，以采用IntelFPGA的18bit*19bitDSP实现高利用率的8bit乘加运算。

第一方面，本发明实施例提供一种基于FPGA的数据计算方法，包括：

获取第一输入数据、第二输入数据、第三输入数据和第四输入数据；

根据第一预设规则，将所述第一输入数据分为第一数据低位部和第一数据高位部，将所述第二输入数据分为第二数据低位部和第二数据高位部，将所述第三输入数据分为第三数据低位部和第三数据高位部，将所述第四输入数据分为第四数据低位部和第四数据高位部；

根据第二预设规则，将所述第一数据低位部、所述第二数据低位部、所述第三数据低位部和所述第四数据低位部输入第一计算模块进行计算，得到第一输出数据；

根据第三预设规则，对所述第一数据低位部、所述第一数据高位部、所述第二数据低位部、所述第二数据高位部、所述第三数据低位部、所述第三数据高位部、所述第四数据低位部和所述第四数据高位部进行分组，将分组后的数据输入第二计算模块进行计算，得到第二输出数据；

根据第四预设规则，将所述第一输出数据和所述第二输出数据相加，得到最终输出数据。

进一步的，所述第一输入数据、所述第二输入数据、所述第三输入数据和所述第四输入数据都为8位二进制数据。

进一步的，所述根据第一预设规则，将所述第一输入数据分为第一数据低位部和第一数据高位部，将所述第二输入数据分为第二数据低位部和第二数据高位部，将所述第三输入数据分为第三数据低位部和第三数据高位部，将所述第四输入数据分为第四数据低位部和第四数据高位部包括：

将所述第一输入数据的低6位设为所述第一数据低位部，将所述第一输入数据的高2位设为所述第一数据高位部；