[发明专利]数据回写系统

说明书

本发明提供了一种数据回写系统，包括至少一个回写模块，所述回写模块包括两个易失性存储单元、逻辑控制单元、数据传输单元和缓存控制单元，所述缓存控制单元与激活器连接，所述回写系统能够同时接收多个数据，极大的提高了并行度和数据的高吐率，所述逻辑控制单元与两个所述易失性存储单元连接，两个所述易失性存储单元与所述数据传输单元连接，且大于1个所述回写模块时，所述数据传输单元之间形成串联；其中，所述缓存控制单元用于从所述激活器接收数据，所述逻辑控制单元用于控制两个所述易失性存储单元采用乒乓读写的方式从所述缓存控制单元读取数据和向所述数据传输单元写入数据，同时读写数据，保证了数据的持续输出，提高了数据回写效率。

技术领域

本发明涉及深度学习技术领域，尤其涉及一种数据回写系统。

背景技术

目前卷积神经网络中除了密集的运算之外，频繁读写内存也是卷积神经网络的显著特征。为了保证加速器中的计算资源发挥强劲算例，输入数据必须及时准确的回写到内存中，供下一层卷积运算使用。

神经网络加速器的计算速度很快，激活器输出的数据不能准确快速的回写入内存中，神经网络加速器的计算单元则会因无法从内存中读取到计算数据而进入空闲状态，从而影响整体性能。

因此，有必要提供一种新型的数据回写系统以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种数据回写系统，提高了数据的回写效率。

为实现上述目的，本发明的所述数据回写系统，包括至少一个回写模块，所述回写模块包括两个易失性存储单元、逻辑控制单元、数据传输单元和缓存控制单元，所述缓存控制单元与激活器连接，所述逻辑控制单元与两个所述易失性存储单元连接，两个所述易失性存储单元与所述数据传输单元连接，且大于1个所述回写模块时，所述数据传输单元之间形成串联；其中，所述缓存控制单元用于从所述激活器接收数据，所述逻辑控制单元用于控制两个所述易失性存储单元采用乒乓读写的方式从所述缓存控制单元读取数据和向所述数据传输单元写入数据。

本发明的有益效果在于：包括至少一个回写模块，所述回写模块包括缓存控制单元，所述缓存控制单元与激活器连接，使得所述数据回写系统能够可以同时接收多个数据，极大的提高了并行度，提高了数据的高吞吐率，并且所述回写模块还包括两个易失性存储单元和逻辑控制单元，所述逻辑控制单元能够控制两个所述易失性存储单元采用乒乓读写的方式从所述缓存控制单元读取数据和向所述数据传输单元写入数据，能够同时读写数据，保证了数据的持续输出，从而提高了数据回写效率。

优选地，所述缓存控制单元包括写回控制单元和回写数据接收单元，所述回写数据接收单元与所述激活器连接，所述回写数据接收单元用于从所述激活器接收回写数据；所述写回控制单元用于根据所述回写数据的起始地址和地址偏移量得到所述回写数据的当前存储地址，并根据所述回写数据接收单元的状态生成掩码数据。

进一步优选地，所述回写数据接收单元包括至少一个子回写数据接收单元，所述子回写数据接收单元用于根据时间周期接收所述回写数据。其有益效果在于：接收多个所述回写数据后同时输出，可以减少内存的访问次数，提高效率。

优选地，所述数据传输单元包括判断单元、选择单元和数据链单元，所述判断单元的输出端与所述选择单元的输入端连接，所述选择单元的输出端与所述数据链单元的输入端连接。