[发明专利]电阻式随机存取存储器及其制造方法

说明书

本发明提供一种电阻式随机存取存储器及其制造方法。此电阻式随机存取存储器包括形成于基板上的第一介电层，以及两个存储器单元。此两个存储器单元包括两个彼此分离的底电极结构，分别填满位于第一介电层中的两个沟槽。此两个存储器单元亦包括电阻转态层以及顶电极结构。电阻转态层顺应性地形成于位于第一介电层中的开口的表面，且此开口位于两个沟槽之间。顶电极结构位于电阻转态层上且填满开口。第一介电层的顶表面、底电极结构的顶表面、电阻转态层的顶表面与顶电极结构的顶表面实质上共平面。本发明可大幅增加存储器单元的密度，从而可有利于电阻式随机存取存储器的微小化。

技术领域

本发明是有关于一种存储器装置，且特别是有关于一种电阻式随机存取存储器及其制造方法。

背景技术

电阻式随机存取存储器(RRAM)具有结构简单、面积小、操作电压小、操作速度快、存储时间长、多状态存储、及耗功率低等优点。因此电阻式随机存取存储器极有潜力取代目前的快闪式存储器，成为下一个世纪的非易失性存储器的主流。

在现有技术中的电阻式随机存取存储器中，形成存储器单元的方法通常包括以下步骤：依序沉积底电极层、电阻转态层与顶电极层。之后，通过干式刻蚀制造工艺(例如，等离子体刻蚀)进行图案化，以定义出多个存储器单元。其中每个存储器单元包括由底电极层、电阻转态层与顶电极层形成的垂直堆叠结构。

然而，上述干式刻蚀制造工艺可能会导致电阻转态层受到损伤。举例而言，在等离子体刻蚀制造工艺中所产生的离子会轰击底电极层、电阻转态层或顶电极层的侧壁，可能导致底电极层、电阻转态层或顶电极层的部分区域受损。若是电阻转态层受损，则在此受损区域中无法形成导电路径。如此一来，将造成电阻式随机存取存储器在低电阻态的电阻值变高，甚至导致无法正常操作而失效。再者，这些受损区域的位置、面积与深度是无法控制的，从而使这些存储器单元在低电阻态的电阻值存在不可控制的变异。如此一来，电阻式随机存取存储器的可靠度与良率皆会大幅降低。此外，当存储器单元的临界尺寸越小，上述受损区域所造成的影响就越大。因此，随着存储器装置的微小化，上述问题将变得更加严重。

对存储器产业的技术人员而言，为了进一步提升电阻式随机存取存储器的可靠度与良率，仍有需要对电阻式随机存取存储器及其制造工艺进行改良。

发明内容

本发明实施例提供一种电阻式随机存取存储器及其制造方法，能够明显改善产品的可靠度及良率，并且有利于存储器装置的微小化。

本发明的一实施例揭示一种电阻式随机存取存储器，包括：第一介电层，形成于基板上；以及两个存储器单元。此两个存储器单元包括：两个彼此分离的底电极结构，分别填满位于第一介电层中的两个沟槽；电阻转态层，顺应性地形成于位于第一介电层中的开口的表面，且开口位于两个沟槽之间；以及顶电极结构，位于电阻转态层上且填满开口。其中，第一介电层的顶表面、这些底电极结构的顶表面、电阻转态层的顶表面与顶电极结构的顶表面实质上共平面。

本发明的一实施例揭示一种电阻式随机存取存储器的制造方法，包括：形成第一介电层于基板上；以及形成两个第一存储器单元。形成此两个第一存储器单元包括：形成两个沟槽于第一介电层中；分别形成两个彼此分离的底电极结构于两个沟槽中且填满两个沟槽；形成开口于两个沟槽之间；顺应性地形成电阻转态层于开口的表面；形成顶电极结构于电阻转态层上且填满开口；以及进行一平坦化制造工艺，以使第一介电层的顶表面、这些底电极结构的顶表面、电阻转态层的顶表面及顶电极结构的顶表面实质上共平面。

在本发明实施例所提供的电阻式随机存取存储器的制造方法中，不会对电阻转态层进行干式刻蚀制造工艺。因此，可大幅减少电阻转态层受到的损伤。如此一来，可大幅地改善电阻式随机存取存储器的可靠度与良率。再者，在本发明实施例所提供的电阻式随机存取存储器中，底电极、电阻转态层与顶电极是水平地排列，且两个彼此分离的存储器单元共用同一个顶电极。因此，可大幅增加存储器单元的密度。如此一来，可有利于电阻式随机存取存储器的微小化。

附图说明