[发明专利]具有相位失真补偿的放大器装置和其制造方法

权利要求书

1.一种多尔蒂放大器装置(100)，其特征在于，其包括：

载波放大器(102)，所述载波放大器(102)包括载波放大器输入和载波放大器输出；

第一峰化放大器(104)，所述第一峰化放大器(104)包括第一峰化放大器输入和第一峰化放大器输出，所述第一峰化放大器(104)另外包括第一本征输入电容(321)；

第二峰化放大器(106)，所述第二峰化放大器(106)包括第二峰化放大器输入和第二峰化放大器输出，所述第二峰化放大器(106)另外包括第二本征输入电容(321)；以及

相位失真补偿电路(108)，所述相位失真补偿电路(108)包括：

π型网络(222)，所述π型网络(222)耦接于所述第一峰化放大器输入与所述第二峰化放大器输入之间，所述π型网络(222)包括与所述第一本征输入电容(321)并联的第一并联电感(352)和与所述第二本征输入电容(321)并联的第二并联电感(354)，并且另外包括耦接于所述第一并联电感(352)与所述第二并联电感(354)之间的第一相移电感(356)；以及

控制负载电路(224)，所述控制负载电路(224)耦接到所述π型网络(222)。

2.根据权利要求1所述的多尔蒂放大器装置，其特征在于，所述π型网络(222)进一步包括耦接到所述第一并联电感(352)的第一阻断电容器(360)和耦接到所述第二并联电感(354)的第二阻断电容器(364)。

3.根据权利要求2所述的多尔蒂放大器装置，其特征在于，所述多尔蒂放大器装置进一步包括装置封装体(502)，并且其中所述第一并联电感(352)、所述第二并联电感(354)、所述第一阻断电容器(360)和所述第二阻断电容器(364)在所述至少一个集成无源装置IPD管芯(512)上形成为集成无源装置，并且其中将所述IPD管芯(512)与所述第一峰化放大器(104)和所述第二峰化放大器(106)一起安装在所述装置封装体(502)内。

4.根据在前的任一项权利要求所述的多尔蒂放大器装置，其特征在于，所述π型网络(222)包括所述第一本征输入电感(321)和所述第二本征输入电感(321)。

5.根据在前的任一项权利要求所述的多尔蒂放大器装置，其特征在于，所述π型网络(222)在所述第一峰化放大器(104)与所述第二峰化放大器(106)之间提供相位预失真。

6.根据在前的任一项权利要求所述的多尔蒂放大器装置，其特征在于，所述π型网络(222)在指定带宽上提供相位恒定的阻抗匹配网络。

7.根据在前的任一项权利要求所述的多尔蒂放大器装置，其特征在于，所述π型网络(222)在指定带宽上提供相位扩展的阻抗匹配网络。

8.根据在前的任一项权利要求所述的多尔蒂放大器装置，其特征在于，所述多尔蒂放大器装置进一步包括第一输入相移器(216)，所述第一输入相移器(216)耦接于所述载波放大器输入与所述第一峰化放大器输入之间，其中所述第一输入相移器(216)向施加到所述第一峰化放大器(104)的信号提供第一90度相移，并且其中所述第一相移电感(356)向施加到所述第二峰化放大器(106)的信号提供另外的90度相移。

9.根据在前的任一项权利要求所述的多尔蒂放大器装置，其特征在于，所述控制负载电路(224)包括以下中的至少一个：耦接到接地的L型网络；耦接到接地的T型网络；耦接到接地的高通T型网络；以及耦接到接地的第二π型网络。

10.一种制造多尔蒂放大器装置(100)的方法，其特征在于，所述方法包括：

将至少第一输入引线(504)耦接到封装体衬底(503)；

将至少第一输出引线(506)耦接到所述封装体衬底(503)；

将至少一个晶体管管芯(510)耦接到所述封装体衬底(503)，其中所述至少一个晶体管管芯(510)包括载波放大器(102)、第一峰化放大器(104)和第二峰化放大器(106)，所述第一峰化放大器(104)包括第一峰化放大器输入和第一本征输入电容(321)，并且所述第二峰化放大器(106)包括第二峰化放大器输入和第二本征输入电容(321)；

将至少一个集成无源装置IPD管芯(512)耦接到所述至少一个晶体管管芯(510)与所述至少一个第一输入引线(504)之间的所述封装体衬底(503)，其中所述集成无源装置管芯(512)包括一个或多个整体形成的集成无源装置；以及

将相位失真补偿电路(108)耦接到所述第一峰化放大器(104)和所述第二峰化放大器(106)，所述相位失真补偿电路(108)包括：

π型网络(222)，所述π型网络(222)耦接于所述第一峰化放大器输入与所述第二峰化放大器输入之间，所述π型网络(222)包括与所述第一本征输入电容(321)并联的第一并联电感(352)和与所述第二本征输入电容(321)并联的第二并联电感(354)，并且另外包括耦接于所述第一并联电感(352)与所述第二并联电感(354)之间的第一相移电感(356)；以及

控制负载电路(224)，所述控制负载电路(224)耦接到所述π型网络(222)。