[发明专利]存储器的列译码器

权利要求书

1.一种存储器的列译码器，适用于磁性随机存储器芯片架构，通过行译码器和列译码器的控制连接选中的字线及位线，其特征在于，所述列译码器包括：

全局译码器，依据第一组列地址信号产生一个以上的全局译码信号；

局部译码器，依据第二组列地址信号产生一个以上的局部译码信号；

放电信号控制线，电性连接所述全局译码器与所述局部译码器的控制端，用以控制所述全局译码器与所述局部译码器进行输出选址信号或清除选址信号；

三态开关选通电路，依据所述全局译码信号将外围的位线数据输入输出信号与源极数据输入输出信号转换为对应的暂态位线信号与暂态源极线信号；

局部逻辑电路，转换所述局部译码信号为相对应的源极线选通信号；

源极线控制电路，依据所述源极线选通信号将所述暂态源极线信号传输至所述存储器的相应位线；以及位线源极线控制电路，将暂态位线信号传输至所述局部译码信号指定的存储单元位线，被指定存储单元的源极线连接至相邻存储单元位线，以使所述指定的存储单元进行写平行状态或写反平行状态时，所述相邻存储单元位线电平相等于所述指定存储单元源极线电平。

2.如权利要求1所述存储器的列译码器，其特征在于，所述放电信号控制线输出有效控制信号时，所述全局译码器与所述局部译码器输出端皆输出低电位；所述第一组列地址信号与所述第二组列地址信号被译码成多列地址线信号；当所述放电信号控制线输出无效控制信号时，所述全局译码器与所述局部译码器根据多列地址线信号对照的列地址线，将相应输出线路的输出信号置为低电平。

3.如权利要求1所述存储器的列译码器，其特征在于，所述三态开关选通电路依据所述全局译码信号将其选取的所述暂态位线信号与所述暂态源极线信号的输出线路，连接至所述位线数据输入输出信号与所述源极数据输入输出信号的外围线路。

4.如权利要求3所述存储器的列译码器，其特征在于，当所述全局译码器的输出信号为低电平时，所述三态开关选通电路将相对应的所述输出线路与所述外围线路连通；当所述全局译码器的输出信号为高电平时，所述三态开关选通电路将所述输出线路的输出信号的电平拉低。

5.如权利要求1所述存储器的列译码器，其特征在于，所述局部逻辑电路包括多个与门结构，所述多个与门结构将局部译码信号转换成相应的源极线选通信号；所述局部逻辑电路的输出中只有一者为低电位，以将相应的源极线进行信号选通，其它源极线的信号电平均被拉低。

6.如权利要求1所述存储器的列译码器，其特征在于，所述源极线控制电路通过所述局部逻辑电路输出信号，以控制所述源极线控制电路的输出线路连通所述暂态源极线信号的传输线路或拉低电平。

7.如权利要求6所述存储器的列译码器，其特征在于，当所述源极线选通信号为高电平时，所述源极线控制电路的输出线路的信号电平被拉低或是接地；当所述源极线选通信号为低电平时，所述源极线控制电路的输出线路连通所述暂态源极线信号的传输线路。

8.如权利要求1所述存储器的列译码器，其特征在于，所述被指定的存储单元进行写平行状态操作时，所述被指定的存储单元的位线为高电平，源极线为低电平，所述相邻存储单元的位线为低电平；所述被指定的存储单元进行写反平行状态操作时，所述被指定的存储单元的位线为低电平，源极线为高电平，所述相邻存储单元的位线为高电平。

9.如权利要求8所述存储器的列译码器，其特征在于，未被指定的存储单元的位线与源极线，在任何操作情况下均为低电平。

10.一种如权利要求1存储器的列译码器的控制方法，其特征在于，包括：

当一地址信息达到列译码器时，拉高放电信号以将全局译码器和局部译码器的输出均拉至高电位，使全局译码器控制三态开关选通电路的所有输出信号均拉至低电平，及使局部逻辑电路的输出信号均为高电平，以将源极线控制电路与位线源极线控制电路对位线与源极线的输出均拉至低电平，从而对所有位线与源极线进行放电；

当所有位线与源极线放电完成后，拉低放电信号，全局译码器与局部译码器将第一组列地址信号与第二组列地址信号译码成多列地址线信号，并根据多列地址线信号对照的列地址线，将相应输出线路的输出信号置为低电平；

依据全局译码器的输出信号，三态开关选通电路将相应于被选取的存储单元的暂态位线信号与暂态源极线信号的输出线路，连通至位线数据输入输出信号与源极数据输入输出信号的外围线路；

依据局部译码器的输出信号，源极线控制电路将相应于被选取的存储单元源极线选通信号拉低，使得源极线控制电路将暂态源极线信号传输至存储器相邻未选中单元位线；其中，被指定的存储单元进行写平行状态操作时，被指定的存储单元位线为高电平、源极线为低电平，相邻存储单元的位线为低电平；被指定的存储单元进行写反平行状态操作时，被指定的存储单元的位线为低电平、源极线为高电平，相邻存储单元的位线为高电平；未被指定的存储单元的位线与源极线，在任何操作情况下均为低电平。