[发明专利]正交时钟产生电路及其方法在审
| 申请号: | 201911226325.0 | 申请日: | 2019-12-04 |
| 公开(公告)号: | CN111756355A | 公开(公告)日: | 2020-10-09 |
| 发明(设计)人: | 林嘉亮 | 申请(专利权)人: | 瑞昱半导体股份有限公司 |
| 主分类号: | H03K3/02 | 分类号: | H03K3/02 |
| 代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 黄艳;郑特强 |
| 地址: | 中国台*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 正交 时钟 产生 电路 及其 方法 | ||
1.一种正交时钟产生电路,包括:
一反相放大器,用以在一输入节点接收一输入时钟,并在一第一中间节点输出一第一中间信号;
一反相积分器,用以接收该输入时钟,并在一第二中间节点输出一第二中间信号;以及
一缓冲器,用以接收该第一中间信号及该第二中间信号,并输出一输出时钟的一第一相位及一第二相位;
其中,该反相放大器包括一第一电容用以将该输入节点耦接至一第一内部节点,一第一反相器用以在该第一内部节点接收一第一内部信号并输出该第一中间信号,及一第一电阻用以将该第一中间节点耦接至该第一内部节点;以及该反相积分器包括一第二电阻用以将该输入节点耦接至一第二内部节点,一第二反相器用以在该第二内部节点接收一第二内部信号并输出该第二中间信号,及一第二电容用以将该第二中间节点耦接至该第二内部节点。
2.如权利要求1所述的正交时钟产生电路,还包括一第三电阻,用以将该第二中间节点耦接至该第二内部节点。
3.如权利要求1所述的正交时钟产生电路,其中该缓冲器包括一第三反相器用以接收该第一中间信号并输出该输出时钟的该第一相位,以及一第四反相器用以接收该第二中间信号并输出该输出时钟的该第二相位。
4.一种正交时钟产生方法,包括:
在一输入节点接收一输入时钟;
使用一第一电容将该输入节点耦接至一第一内部节点;
使用一第一反相器将该第一内部节点的一第一内部信号反相为一第一中间节点的一第一中间信号;
使用一第一电阻将该第一中间节点耦接至该第一内部节点;
使用一第二电阻将该输入节点耦接至一第二内部节点;
使用一第二反相器将该第二内部节点的一第二内部信号反相为一第二中间节点的一第二中间信号;
使用一第二电容将该第二中间节点耦接至该第二内部节点;以及
使用一缓冲器来接收该第一中间信号及该第二中间信号,并输出一输出时钟的一第一相位及一第二相位。
5.如权利要求4所述的正交时钟产生方法,还包括:使用一第三电阻将该第二中间节点耦接至该第二内部节点。
6.如权利要求4所述的正交时钟产生方法,其中该缓冲器包括一第三反相器用以接收该第一中间信号并输出该输出时钟的该第一相位,以及一第四反相器用以接收该第二中间信号并输出该输出时钟的该第二相位。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司,未经瑞昱半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911226325.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:使用可移除网桥的安全存储设备
- 下一篇:具有布线结构的半导体存储器装置





