[发明专利]一种精确校正时钟信号占空比的电路

说明书

本申请公开了一种精确校正时钟信号占空比的电路，包括反相器链、延时单元、相位检测单元以及低通滤波器。所述反相器链采用一个CMOS反相器、或者采用多个级联的CMOS反相器。输入信号进入反相器链的输入端，通过反相器链中的第一CMOS反相器的栅极偏置电压的变化来调整输入信号的占空比，反相器链输出经过占空比校正的输出信号。输出信号经过延时单元得到延时信号。输出信号和延时信号一起作为相位检测单元的输入，相位检测单元输出表征输出信号的占空比是否达到目标值的指示信号。指示信号经过低通滤波器滤除掉高频分量后，剩余的低频和直流分量作为反相器链中的第一CMOS反相器的栅极直流偏置电压。本申请可以精确控制输出信号的占空比。

技术领域

本申请涉及一种校正占空比的电路，特别是涉及一种校正时钟信号的占空比的电路。

背景技术

在现代电路系统中，时钟信号是最常用到的信号，它可以通过晶体振荡器产生，也可以通过环路振荡器生成。不同电路模块对时钟信号有不同要求。比如，模数转换器要求输入时钟信号边沿的抖动要特别小；实时时钟电路(RTC)要求输入时钟信号的频率非常稳定；某些射频电路中的混频器(Mixer)要求本地振荡器(LO)产生的时钟信号具有非50％的占空比以达到提高转换增益的目的，最常用的是25％占空比的时钟信号；然而两倍频电路(Doubler)则要求时钟信号的占空比为50％。

请参阅图1，这是一个典型的两倍频电路。所述两倍频电路200包括延迟器210与异或门220。输入信号A经过延迟器210(延时值为τ)后得到延时信号B，输入信号A和延时信号B作为异或门220的两个输入信号，异或门220的输出端得到输出信号C。

请参阅图2，当输入信号A的占空比为50％的理想情况下，可以实现输出信号C的频率是输入信号A的两倍。这样的两倍频电路中，输出信号C对输入信号A的占空比的偏移非常敏感。请参阅图3和图4，当输入信号A的占空比不是50％，输出信号C会存在一个一倍频的信号分量，从而导致输出信号C出现比较严重的杂散输出。

请参阅图5至图8，这是100MHz的输入信号A输入两倍频电路后，输出信号C的频谱。图5、图6、图7、图8分别是输入信号A的占空比为50％、49％、51％、52％的情况。可以发现，输入信号A出现1％至2％的占空比偏移就会导致输出信号C出现高达－20dBc的杂散输出，dBc表示杂散能量相对载波能量(一倍频信号)的比值。

现有的用来产生精确占空比时钟信号的手段非常有限，而且通常需要占用比较大的芯片面积并消耗很大的电流。

发明内容

本申请所要解决的技术问题是提供一种时钟信号占空比校正电路，可以低功耗、低成本地实现时钟信号的占空比接近50％或其它设定的目标值。

为解决上述技术问题，本申请公开了一种精确校正时钟信号占空比的电路，包括反相器链、延时单元、相位检测单元以及低通滤波器。所述反相器链采用一个CMOS反相器、或者采用多个级联的CMOS反相器。输入信号进入反相器链的输入端，通过反相器链中的第一CMOS反相器的栅极偏置电压的变化来调整输入信号的占空比，反相器链输出经过占空比校正的输出信号。输出信号经过延时单元得到延时信号。输出信号和延时信号一起作为相位检测单元的输入，相位检测单元输出表征输出信号的占空比是否达到目标值的指示信号。指示信号经过低通滤波器滤除掉高频分量后，剩余的低频和直流分量作为反相器链中的第一CMOS反相器的栅极直流偏置电压。

上述精确校正时钟信号占空比的电路中，延时单元、相位检测单元和低通滤波器在反相器链的输出端和输入端之间构成一条反馈回路。反相器链和该反馈回路共同构成一条自适应反馈环路。通过自适应反馈环路控制第一CMOS反相器的栅极直流偏置电压，对输入到反相器链的时钟信号的占空比进行精确校正。