[发明专利]降低闪存滞留错误的方法、装置及固态硬盘

说明书

本发明涉及半导体技术领域，特别是涉及一种降低闪存滞留错误的方法、装置及固态硬盘。该方法包括：获取目标电压；在对存储器储存单元写入电压时，将所述目标电压作为所述写入电压写入，其中，所述目标电压为大于所述存储器储存单元的最优电压，并且满足所述闪存ECC校验的纠错能力范围的电压。该方法降低数据存储出错的概率，有效的延长了闪存的滞留时间，并间接的提升了闪存的品质。

技术领域

本发明涉及半导体技术领域，特别是涉及一种降低闪存滞留错误的方法、装置及固态硬盘。

背景技术

闪存介质的存储器储存单元包括衬底、浮栅、控制栅、填充于衬底与浮栅之间的隧道氧化物以及位于浮栅与控制栅之间的填充氧化物，对控制栅施加电压，使电子从衬底层穿过隧道氧化物进入浮栅，由于隧道氧化物和填充氧化物的绝缘特性，使得电子被保存在浮栅中，从而完成数据的存储。

然而，若存储器储存单元长时间不通电，或者随着使用时间的增加，隧道氧化物逐渐氧化，可能导致存储于浮栅中的电子逃逸，如果电子逃逸很多，那么数据的存储状态就会意外改变，即发生滞留错误。其中，从数据写入闪存到发生滞留错误的时间为滞留时间。如何延长该滞留时间，对提升闪存的品质有着重要意义。

发明内容

本发明实施例旨在提供一种降低闪存滞留错误的方法、装置及固态硬盘，其能够延长闪存的滞留时间。

为解决上述技术问题，本发明实施例提供以下技术方案：

第一方面，本发明实施例提供一种降低闪存滞留错误的方法，所述方法包括：

获取目标电压；

在对存储器储存单元写入电压时，将所述目标电压作为所述写入电压写入，其中，所述目标电压为大于所述存储器储存单元的最优电压，并且满足所述闪存ECC校验的纠错能力范围的电压。

在一些实施例中，所述获取目标电压包括：

获取所述存储器储存单元的最优电压；

获取所述存储器储存单元的偏移电压；

将所述最优电压和所述偏移电压进行求和运算，以得到所述目标电压。

在一些实施例中，所述获取所述存储器储存单元的偏移电压包括：

对所述偏移电压进行初始化，得到初始电压；

获取预设的间隔电压；

将所述初始电压与所述间隔电压进行求和运算，得到试验电压；

判断所述试验电压是否满足所述闪存的ECC校验的纠错能力范围；

如果满足，则将所述试验电压与所述间隔电压进行求和运算得到新的试验电压，并判断所述新的试验电压是否满足所述闪存的ECC校验的纠错能力范围，直至得到不满足所述闪存的ECC校验的纠错能力范围的试验电压；

如果不满足，则将所述不满足所述闪存的ECC校验的纠错能力范围的试验电压减去所述间隔电压，以得到所述偏移电压。

在一些实施例中，所述判断所述试验电压是否满足所述闪存的ECC校验的纠错能力范围包括：

获取预设字线数据的pattern所对应的最优电压；

根据所述试验电压和所述预设字线数据的pattern所对应的最优电压获取所述预设字线数据的写入电压；

根据所述写入电压写入所述预设字线数据；

读取经过ECC纠错后的字线数据，判断所述经过ECC纠错后的字线数据的pattern是否与写入的所述预设字线数据的pattern相同；

若是，则所述试验电压满足所述闪存的ECC校验的纠错能力范围；