[发明专利]沟槽型场效应晶体管结构及其制备方法

说明书

本发明提供一种沟槽型场效应晶体管结构及制备方法，制备方法包括：提供衬底，形成外延层，在外延层中形成器件沟槽，形成屏蔽介质层、屏蔽栅层、第一隔离介质层、栅介质层、栅极层、第二隔离介质层、体区、源极、源极接触孔、源极电极结构以及漏极电极结构。本发明在沟槽型场效应晶体管结构的制备过程中采用自对准工艺，使得元胞单元尺寸(Pitch)不受限于光刻机曝光能力和光刻机对位精度，从而可以进一步减小器件元胞单元尺寸，提高元胞密度，降低器件沟道电阻，得到电性参数稳定且特征导通电阻低的器件结构；通过设置包括“T”结构的形源极电极结构，增加了源极电极结构与源极和体区与的接触面积，从而可有效降低源极接触电阻，提高器件雪崩耐量。

技术领域

本发明涉及功率半导体技术，特别是涉及一种沟槽型场效应晶体管结构及其制备方法。

背景技术

屏蔽栅沟槽MOSFET器件具有比传统沟槽MOSFET更低的导通电阻、更快的开关速度等优点，应用领域广泛，包括开关电源、AC-AC变换、电机控制、射频通信、不间断电源、变频器等领域。为了得到高转换效率应用系统，需求不断减低屏蔽栅沟槽MOSFET开关损耗和导通损耗，降低导通损耗即降低屏蔽栅沟槽MOSFET特征导通电阻。

减小器件元胞单元尺寸(Pitch)，提高元胞密度是降低屏蔽栅沟槽MOSFET特征导通电阻最有效方法；但器件元胞单元尺寸(Pitch)越小，工艺生产安全窗口越小，需求更小的源极接触孔尺寸以及更精确的光刻机对位精度等等。然而，目前国内用于功率器件制造且能够量产最小光刻尺寸约0.23um，光刻机对位精度约60nm，现有工艺限制导致难以继续有效的减小器件元胞单位尺寸，另外，为了保持安全的工艺生产窗口，源极接触孔底部到器件沟道需求保持一定的安全距离，如果光刻机对位精度无法保证源极接触孔底部到器件沟道距离在安全距离以外，会使得沟道表面有效浓度增加，导致器件开启电压增加，因而器件沟道电阻增加，最终使得器件特征导通电阻增加，器件电性参数不稳定，同时，屏蔽栅沟槽MOSFET结构需求一定厚度的屏蔽栅氧化层和屏蔽栅多晶硅，加上如上工艺能力局限和器件结构需求，现常规屏蔽栅沟槽MOSFET结构很难实现拥有稳定电性参数且元胞单元尺寸(Pitch)较小又能满足器件性能的产品。那么优化器件结构设计，突破工艺局限，减小器件元胞单元尺寸(Pitch)，降低导通电阻成为研发人员义不容辞的事情。

因此，如何提供一种沟槽型场效应晶体管结构及其制备方法，以解决现有技术中所存在的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型场效应晶体管结构及其制备方法，用于解决现有技术中器件制备工艺复杂，器件元胞尺寸难以继续减小等问题。

为实现上述目的及其他相关目的，本发明提供一种沟槽型场效应晶体管结构的制备方法，所述制备方法包括如下步骤：

提供第一掺杂类型的衬底，于所述衬底上形成所述第一掺杂类型的外延层，并于所述外延层中形成若干个器件沟槽；

于所述器件沟槽的内壁形成屏蔽介质层，于所述屏蔽介质层表面形成屏蔽栅层，且所述屏蔽栅层至少填充所述器件沟槽的底部，并于所述屏蔽栅层上形成第一隔离介质层，所述第一隔离介质层及所述屏蔽介质层包围所述屏蔽栅层；

至少于所述器件沟槽的侧壁及所述第一隔离介质层上形成栅介质层，所述栅介质层的表面围成栅极沟槽，并在所述栅极沟槽中填充形成栅极层，且所述栅极层的上表面低于所述外延层的上表面；

于所述栅极层上形成至少覆盖所述栅极层显露的表面的第二隔离介质层，且所述第二隔离介质层填充于所述器件沟槽中；

基于所述第二隔离介质层刻蚀所述器件沟槽周围的所述外延层，并基于所述第二隔离介质层对刻蚀后的所述外延层依次进行离子注入，以于相邻的所述器件沟槽之间形成第二掺杂类型的体区以及位于体区中的具有所述第一掺杂类型的源极，并至少于所述源极中形成源极接触孔，所述源极接触孔贯穿所述源极并显露所述体区；以及