[发明专利]自对准四重图案及半导体器件的制造方法

说明书

本发明涉及一种自对准四重图案和半导体器件的制造方法，包括：在目标刻蚀层上依次形成第二芯模层、第二抗反射层、第一芯模层和第一抗反射层，其中所述第一抗反射层相对于所述第二抗反射层有刻蚀选择性；刻蚀所述第一抗反射层和第一芯模层，形成第一芯模图案；在所述第一芯模图案上覆盖第一侧墙材料层；刻蚀水平方向的第一侧墙材料层及所述第一芯模图案以形成第一侧墙；以所述第一侧墙为掩模刻蚀所述第二抗反射层和所述第二芯模层，形成第二芯模图案；在所述第二芯模图案上覆盖第二侧墙材料层；以及刻蚀水平方向的第二侧墙材料层及所述第二芯模图案以形成位于所述目标刻蚀层上的第二侧墙。本发明可以改善线条边缘粗糙度和线宽粗糙度。

技术领域

本发明涉及集成电路的制造领域，尤其涉及一种自对准四重图案的制造方法以及半导体器件的制造方法。

背景技术

在集成电路领域中，光刻(Lithography)技术是IC制造的核心环节，其主要作用是将掩模上的芯片电路图案转移到硅片上。光刻工艺定义了半导体器件的尺寸。目前的半导体器件对特征尺寸(Critical Dimension)的要求越来越小，例如场效应晶体管的沟道长度已经达到深亚微米范围。特征尺寸越小，芯片的集成度越高、性能越好、功耗越低。然而，随着尺寸的缩小，由光刻胶曝光工艺引起的对图案的线条边缘粗糙度(LER)的影响变得越来越明显。在各种寻求减小特征尺寸的方法中，包括193nm浸入式光刻技术、极紫外(EUV,Extreme Ultraviolet)光刻技术等。然而，这些技术的成本都比较高。而且，193nm浸入式光刻技术还无法实现14nm及以下的工艺节点。EUV光刻技术虽然可以达到更小的工艺节点，但是EUV光刻胶在分辨率、线条边缘粗糙度及敏感度等方面还面临较大的困难和挑战，目前尚未具备量产能力。因此，仍然需要不断探索新的技术来提高更小特征尺寸下半导体器件的性能。

发明内容

本发明所要解决的技术问题是提供一种改进的自对准四重图案的制造方法，可以改善图案转移的效果，改善线条边缘粗糙度和线宽粗糙度。

本发明为解决上述技术问题而采用的技术方案是一种自对准四重图案的制造方法，包括：在目标刻蚀层上依次形成第二芯模层、第二抗反射层、第一芯模层和第一抗反射层，其中所述第一抗反射层相对于所述第二抗反射层有刻蚀选择性；刻蚀所述第一抗反射层和第一芯模层，形成第一芯模图案；在所述第一芯模图案上覆盖第一侧墙材料层；刻蚀水平方向的第一侧墙材料层及所述第一芯模图案以形成第一侧墙；以所述第一侧墙为掩模刻蚀所述第二抗反射层和所述第二芯模层，形成第二芯模图案；在所述第二芯模图案上覆盖第二侧墙材料层；以及刻蚀水平方向的第二侧墙材料层及所述第二芯模图案以形成位于所述目标刻蚀层上的第二侧墙。

在本发明的一实施例中，在形成所述第二芯模层之前还包括在所述目标刻蚀层上形成硬掩模层。

在本发明的一实施例中，所述目标刻蚀层内具有埋设的刻蚀阻挡层。

在本发明的一实施例中，刻蚀所述第一抗反射层和第一芯模层以形成第一芯模图案时，停止在所述第二抗反射层上。

在本发明的一实施例中，刻蚀水平方向的第一侧墙材料层及所述第一芯模图案以形成第一侧墙时，停止在所述第二抗反射层上。

在本发明的一实施例中，形成第一侧墙后还包括：降低所述第一侧墙的高度。

在本发明的一实施例中，形成所述第二芯模图案之后还包括：去除残留的第一侧墙。

在本发明的一实施例中，刻蚀水平方向的第二侧墙材料层及所述第二芯模图案以形成位于所述目标刻蚀层上的第二侧墙时，停止在所述硬掩模层上。

在本发明的一实施例中，还包括以所述第二侧墙为掩模刻蚀所述硬掩模层，形成硬掩模图案。

在本发明的一实施例中，所述硬掩模层的材料为多晶硅。

在本发明的一实施例中，所述第一侧墙材料层和/所述第二侧墙材料层的材料包括超低温氧化物。