[发明专利]准确提取脉冲的脉内幅度值的数字电路

权利要求书

1.一种准确提取脉冲的脉内幅度值的数字电路，其特征在于：所述电路包括

模块S1，ADC接口电路模块，此模块用于接收脉冲信号的ADC采样值；

模块S2，脉冲上升沿与下降沿检测电路模块，此模块用于形成数字脉冲信号；

模块S3，脉冲宽度生成电路模块，此模块用于检测脉冲的持续时间；

模块S4，脉冲分类电路模块，此模块依据脉冲的宽度，将脉冲分为不同类别脉冲P0、P1、……Pn；

模块S5，脉内幅度值产生电路模块，此模块依据不同类别脉冲的下降沿输出不同脉内幅度值，该模块包括max0流水计算电路模块、max1流水计算电路模块、max2流水计算电路模块……maxn流水计算电路模块；max0流水计算电路模块用作计算P0脉冲的脉内幅度值，max1流水计算电路模块用作计算P1脉冲的脉内幅度值，max2流水计算电路模块用作计算P2脉冲的脉内幅度值，…，maxn流水计算电路模块用作计算Pn脉冲的脉内幅度值。

2.根据权利要求1所述的一种准确提取脉冲的脉内幅度值的数字电路，其特征在于maxn流水计算电路模块，n大于等于0，包括：

模块maxn_1，延迟电路模块，该模块通过移位寄存器对ADC的采样值作m个时钟周期的延迟，输出m个采样值，表示为data1、data2、……datam，移位寄存器的最大延迟时钟周期数为m是因为脉冲下降沿的抖动范围在m个时钟周期以内；

模块maxn_2，滑动平均电路模块，该模块用于计算data1～dataq的平均值aver1，data2～data(q+1)的平均值aver2，data3～data(q+2)的平均值aver3，….data(m-q+1)～datam的平均值aver(m-q+1)，作q点平均目的其一是为了滤除相应带宽外噪声，其二是该类脉冲至少有q个有效幅度采样值，1≤q≤m；

模块maxn_3，比较电路模块，该模块用于从aver1、aver2、aver3…aver(m-q+1)中选择一个极值av0，极值av0反映脉内最大幅度值；

模块maxn_4，输出电路模块，该模块输出av0，即为脉内幅度值。