[发明专利]系统芯片、总线接口连接电路和其总线接口连接方法

说明书

本发明提供了一种系统芯片、总线接口连接电路和其总线接口连接方法。所述系统芯片包括：第一接口，其被配置为通过第一信道以第一传送率与第一时钟信号同步地发送有效负载；以及第二接口，其包括：有效负载贮存器，其连接至第一信道，并被配置为从第一信道接收有效负载；以及有效负载接收器，其连接至有效负载贮存器，并被配置为通过第二信道以第二传送率与第二时钟同步地从有效负载贮存器接收有效负载。第二信道的长度比第一信道的长度更短，并且第一时钟信号与第二时钟信号异步。

本申请是基于2015年2月17日提交的、申请号为201510086595.1、发明创造名称为“系统芯片、总线接口连接电路和其总线接口连接方法”的中国专利申请的分案申请。

技术领域

本发明构思涉及一种系统芯片(SoC)，并且更具体地说，涉及一种SoC中的异步接口及其操作方法。

背景技术

系统芯片(SoC)可将各种复杂系统集成在单个芯片上。例如，随着计算机的组件、电信装置、广播装置等的聚集，专用集成电路(ASIC)或专用标准产品(ASSP)将更可能由SoC来实现。而且，紧凑且轻巧的移动装置驱动器正在SoC相关产业中得到发展。

SoC可包括多个知识产权(下文中称作IP或功能块)。多个功能块的每一个可执行它们自己的操作。多个功能块可通过SoC中的总线彼此通信。例如，高级微控制器总线架构(AMBA)总线协议可用于通过AMBA总线来连接多个功能块或IP。AMBA限定了多种总线层(或协议)，例如，高级高性能总线(AHB)、高级外围总线(APB)、高级可扩展接口(AXI)等。AXI总线协议提供多种杰出的寻址技术和数据交叉存取技术。

多个功能块可在不同的时钟域或相同的时钟域中彼此通信。当功能块在相同的时钟域中操作时，它们可同步地接收和发送数据。另一方面，当它们在不同的时钟域中操作时，功能块可具有用于异步地接收和发送数据的额外电路。

发送器与接收器之间的长距离会导致连接在发送器与接收器之间的长传输线。在这种情况下，如果发送器和接收器在不同的时钟域中操作，则发送器中的先进先出(FIFO)存储器的输出信号在被发送至用于异步接口的接收器以发送数据时被延长。接收器的时钟信号在被发送至发送器以控制发送器中的FIFO存储器时也被延长。FIFO存储器的输出信号与发送器中的时钟信号同步，以将数据存储在FIFO存储器中。然而，被延长的FIFO存储器的输出信号和接收器的时钟信号中的传播延迟会限制发送器与接收器之间的最大数据传送速度。

可使用异步桥或寄存器片作为中间块以补偿发送器与接收器之间的速度减小。然而，这些额外电路会增大功耗和设计复杂度。

发明内容

根据本发明构思的示例性实施例，一种系统芯片可包括：第一接口，其被配置为通过第一信道以第一传送率与第一时钟信号同步地发送有效负载；以及第二接口，其包括：有效负载贮存器，其连接至第一信道，并被配置为从第一信道接收有效负载；以及有效负载接收器，其连接至有效负载贮存器，并被配置为通过第二信道以第二传送率与第二时钟同步地从有效负载贮存器接收有效负载，其中第二信道的长度比第一信道的长度更短，并且第一时钟信号与第二时钟信号异步。

当通过第一信道将有效负载从第一接口发送至第二接口时，可将使能信号从第一接口发送至第二接口。

第一接口可包括本地写指针发生器，其被配置为基于使能信号来增加本地写指针，并且第二接口可包括远程写指针发生器，其被配置为基于从第一接口接收到的有效负载或使能信号来增加远程写指针。

第一信道可包括：第一总线线路，其被配置为传送第一时钟信号；第二总线线路，其被配置为传送有效负载；以及第三总线线路，其被配置为传送使能信号，其中第一总线线路、第二总线线路和第三总线线路中的至少一个的长度大于2000μm。