[发明专利]芯片架构及其数据处理方法、电子设备及存储介质

权利要求书

1.一种芯片架构，其特征在于，包括：

多个处理核组，所述处理核组包括至少一个处理核，每个所述处理核组具有与所述多个处理核组中其余的处理核组不同的数据包格式；

多个片上网络，所述多个片上网络中的每个片上网络连接一个所述处理核组；

中转处理单元，所述中转处理单元与所述多个片上网络的每个所述片上网络相连接，所述中转处理单元用于对待中转的数据包进行数据包格式的转换。

2.根据权利要求1所述的芯片架构，其特征在于，所述中转处理单元包括多个处理子单元，

所述中转处理单元与所述多个片上网络的每个所述片上网络相连接，包括：

每个所述处理子单元的输入端与其对应的片上网络的输出端相连，每个所述处理子单元的输出端均选择性地与所述多个片上网络中其余的片上网络的输入端相连。

3.根据权利要求2所述的芯片架构，其特征在于，所述处理子单元用于：

接收来自所述对应的片上网络的源数据包；

根据所述源数据包在所述其余的片上网络中确定目的片上网络；

将所述源数据包转换成新数据包，所述新数据包格式与所述目的片上网络支持的数据包格式相同；

将所述新数据包发送至所述目的片上网络。

4.根据权利要求3所述的芯片架构，其特征在于，所述处理子单元包括解析单元、缓存单元和生成单元；

所述解析单元的输入端与所述对应的片上网络的输出端相连，所述解析单元的输出端选择性地与所述其余的片上网络的输入端相连，所述解析单元的控制端与所述生成单元的控制端相连；

所述缓存单元的输入端与所述对应的片上网络的所述输出端相连，所述缓存单元的输出端与所述生成单元的输入端相连；所述生成单元的输出端选择性地与所述其余的片上网络的所述输入端相连。

5.根据权利要求4所述的芯片架构，其特征在于，所述生成单元包括多个生成子单元，所述多个生成子单元与所述其余的片上网络一一对应；其中，

所述生成子单元的输入端与所述缓存单元的所述输出端相连，所述生成子单元的输出端与所述其余的片上网络中对应的一个片上网络相连，每个所述生成子单元的控制端均与所述解析单元的控制端相连；其中，

所述解析单元，用于接收并解析来自所述对应的片上网络的源数据包中的源包头以生成控制信号，根据所述控制信号在所述其余的片上网络中确定目的片上网络，并生成新包头；

所述缓存单元，用于接收并缓存来自所述对应的片上网络的源数据包中的源数据；

所述解析单元，还用于根据所述控制信号，从所述多个生成子单元中选定与所述目的片上网络相对应的目的生成子单元；

所述目的生成子单元，用于从所述缓存单元中取出所述源数据并根据所述目的片上网络支持的数据包格式生成新数据。

6.根据权利要求5所述的芯片架构，其特征在于，所述从所述缓存单元中取出所述源数据并根据所述目的片上网络支持的数据包格式生成新数据，包括：

所述目的生成子单元，用于在所述目的片上网络的数据位宽为所述源数据的数据位宽的N倍时，从所述缓存单元中取出N个所述源数据生成所述新数据，N为大于或等于1的正整数。

7.根据权利要求3所述的芯片架构，其特征在于，所述处理子单元包括缓存单元和解析生成单元，所述缓存单元的输入端与所述对应的片上网络的输出端相连，所述缓存单元的输出端与所述解析生成单元的输入端相连，所述解析生成单元的输出端选择性地与所述其余的片上网络的输入端相连；其中，

所述缓存单元，用于接收并缓存来自所述对应的片上网络的源数据包；

所述解析生成单元，用于从所述缓存单元中取出并解析所述源数据包以生成控制信号，根据所述控制信号在所述其余的片上网络中确定目的片上网络，将所述源数据包打包生成所述目的片上网络支持的新数据包，并将所述新数据包发送至所述目的片上网络。