[发明专利]数据处理电路、装置以及方法

说明书

本公开实施例公开了一种数据处理电路、装置以及方法。其中该数据处理电路包括：数据输入接口、包头生成电路、数据缓冲存储器、数据生成电路和数据输出接口；所述数据输入接口将从源网络接收到的原始数据包的源包头生成数据控制信号和符合目的网络数据格式的目的包头；所述数据生成电路根据所述数据控制信号从所述数据缓冲存储器中取出所述源数据，并生成符合所述目的网络数据格式的目的数据；所述数据输出接口将所述目的包头和所述目的数据发送至所述目的网络。通过上述方法，解决了现有技术中在两个网络之间转发数据时转发电路复杂、功耗高、延时大的技术问题。

技术领域

本公开涉及数据处理领域，尤其涉及一种数据处理电路、装置以及方法。

背景技术

随着科学技术的发展，人类社会正在快速进入智能时代。智能时代的重要特点，就是人们获得数据的种类越来越多，获得数据的量越来越大，而对处理数据的速度要求越来越高.芯片是数据处理的基石，它从根本上决定了人们处理数据的能力。从应用领域来看，芯片主要有两条路线：一条是通用芯片路线，例如CPU(Central Processing Unit，中央处理器)等，它们能提供极大的灵活性，但是在处理特定领域算法时有效算力比较低；另一条是专用芯片路线，例如TPU(Tensor Processing Unit，张量处理器)等，它们在某些特定领域，能发挥较高的有效算力，但是面对灵活多变的比较通用的领域，它们处理能力比较差甚至无法处理。由于智能时代的数据种类繁多且数量巨大，所以要求芯片既具有极高的灵活性，能处理不同领域且日新月异的算法，又具有极强的处理能力，能快速处理极大的且急剧增长的数据量。

现有芯片中，一般只有实现多种不同协议的Bus(总线)之间的数据交互，会通过桥(Bridge)进行数据包的格式转换。如图1所示为现有技术中的总线之间通过桥结构进行数据包转发的示意图，其中总线1和总线2使用不同的协议，例如总线1为SPI(SerialPeripheral Interface)总线，总线2为AXI(Advanced eXtensible Interface)总线，两者通过桥结构互联，如果从总线1向总线2传输数据，则需要桥将总线1上的数据包按照SPI协议进行解包，再将数据按照AXI协议的格式进行打包传输到总线2上。通常桥需要实现所有的协议解析，电路复杂、成本高、功耗高，且由于需要完整的拆包和打包过程，因此数据包传输时的时延较大。

发明内容

提供该发明内容部分以便以简要的形式介绍构思，这些构思将在后面的具体实施方式部分被详细描述。该发明内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征，也不旨在用于限制所要求的保护的技术方案的范围。

为了解决现有技术中桥转发数据时电路复杂、成本高、功耗高且延时大的技术问题，本公开实施例提出如下技术方案:

第一方面，本公开实施例提供一种数据处理电路，用于处理从源网络发送到目的网络的数据，其特征在于，包括：

数据输入接口、包头生成电路、数据缓冲存储器、数据生成电路和数据输出接口；

所述数据输入接口将从源网络接收到的原始数据包的源包头发送到所述包头生成电路；

所述数据输入接口将从源网络接收到的所述原始数据包的源数据发送到所述数据缓冲存储器；

所述包头生成电路根据所述源包头生成数据控制信号和符合目的网络数据格式的目的包头；

所述数据生成电路根据所述数据控制信号从所述数据缓冲存储器中取出所述源数据，并生成符合所述目的网络数据格式的目的数据；

所述数据输出接口将所述目的包头和所述目的数据发送至所述目的网络。

进一步的，所述源网络与所述目的网络使用相同的协议、不同的位宽。

进一步的，所述数据生成电路和所述数据输出接口为多个，不同的数据生成电路和数据输出接口对应不同的目的网络。