[发明专利]一种基于提升算法的硬件木马检测方法

说明书

本发明公开了一种基于提升算法的硬件木马检测方法。根据集成电路的拓扑结构进行处理获得集成电路每个节点的第一、第二可控性值和可观性值；根据集成电路每个节点的第一、第二可控性值和可观性值进行基于密度的聚类，获得带类距离的矩阵；采用弱分类器进行训练分类，并组合弱分类器获得最终分类器，进而采用最终分类器对待测集成电路处理获得的带类距离的矩阵X’进行处理，获得待测集成电路的硬件木马检测结果。本发明在大样本条件下具有比旁路分析手段更高的准确率。

技术领域

本发明属于集成电路检测技术领域，尤其涉及一种基于提升算法的硬件木马检测方法。

背景技术

随着信息化社会的不断发展，集成电路的规模呈现爆炸性增加的趋势，其安全性不断受到挑战。硬件木马，指的是在硬件电路中被人为刻意加入的电路组成部分，或者是集成电路开发过程中无意留下的缺陷或隐患。与传统软件木马相比，硬件木马具有隐蔽，触发率低，作用机制复杂，一旦触发造成危害极大的特点。

现有的硬件木马检测技术主要分为四大类，分别是需要借助工具的物理检测和旁路分析，以及基于测试的功能测试和内建测试四大类技术。功能测试方法需要自动测试平台，通过输入测试向量的穷举方法进行测试，但是由于测试时间和测试数量比较大，应用范围有限。内建自测技术不需要外部工具，但是在芯片的生产过程中就要加入用于测试的模块，不能实现对整体电路的检测。物理检测和旁路分析需要用到精度较高的检测仪器，物理测试主要的特点是逆向工程剖析，但是只适用于结构较简单的芯片，但是由于其需要较多的投入和检测耗时，并不常用。旁路分析的检测精度高，同时条件限制比较少，并不需要木马被触发就可以实现检测，但是旁路分析所需要的物理量很难精确观察，而且容易受到噪声的影响，所以其实际应用也受到局限性。

发明内容

本发明方法的目的是针对现有硬件木马检测技术的不足，提供一种基于提升算法的硬件木马检测技术，在大样本条件下具有比旁路分析手段更高的准确率。

本发明方法分为三个总步骤，分别为计算每个节点的CC0，CC1和CO、DBSCAN聚类和用SVM Adaboost对特征点进行分类。

如图4所示，本发明方法的具体技术方案是：

过程一、根据集成电路的拓扑结构进行处理获得集成电路每个节点的第一、第二可控性值CC0、CC1和可观性值CO；集成电路的拓扑结构是由节点通过逻辑门连接构成。

过程二、根据集成电路每个节点的第一、第二可控性值CC0、CC1和可观性值CO采用matlab进行基于密度的聚类(DBSCAN)，获得带类距离的矩阵X’；

过程三、采用弱分类器进行训练分类，并组合弱分类器获得最终分类器，用SVMAdaboost对特征点进行训练分类，进而采用最终分类器对待测集成电路处理获得的带类距离的矩阵X’进行处理，获得待测集成电路的硬件木马检测结果，即检测到待测集成电路处理中是否存在硬件木马。

如图1所示，所述过程一，具体为：

步骤(11).首先将该电路的所有输入节点作为可控性原始节点，置其可控性值CC0和CC1为1，同时置所有其他节点的可控性值CC0和CC1为正无穷；

步骤(12).建立一个空白的后继表，将所有可控性原始节点的所有后继节点作为后表节点放入后继表中；

步骤(13)

步骤(13.1).按照后继表中的顺序从后继表中依次取出一后表节点，取出为从后继表中删除后表节点并进行判断，计算其可控性值CC0和CC1；具体实施还可判断：若在此计算过程前，该后表节点可控性值是正无穷，则置为该后表节点的可控性值，否则不做处理。

步骤(13.2).将该后表节点的后继节点加入后继表末尾，若后继表中已有新加入的后继节点，则不再加入后继节点，将该后表节点从后继表中移除；