[发明专利]高速序列计算机总线的信号调整方法及其相关计算机系统

说明书

本发明提供了一种高速序列计算机总线的信号调整方法及其相关计算机系统，该方法包含有将一第一信号设定存入该高速序列计算机总线以产生一第一PCIe信号；以该第一PCIe信号调整一链路；以及根据该链路的一信号状态，决定是否将一第二信号设定存入该高速序列计算机总线，以产生一第二PCIe信号以调整该链路；其中，该高速序列计算机总线通过该链路连接多个电子装置。本发明能够动态地调整高速序列计算机总线的信号设定以达到较佳的信号传输品质。

技术领域

本发明是指一种高速序列计算机总线的信号调整方法及其相关计算机系统，尤指一种可动态地调整高速序列计算机总线的信号设定以达到较佳传输信号的信号调整方法及其相关计算机系统。

背景技术

随着现今高速输入/输出总线数据速率的提升，传输通道更加难以维持稳定可靠的信号品质。其中，高速序列计算机总线(Peripheral Component Interconnect Express，PCIe)是一种符合高速串列互连协议的传输接口，可用来解决日益成长的频宽需求，提供更高效能。一般而言，当制造商生产完成PCIe后，会选定一固定的信号设定。然而，PCIe所采用的串列链路会因各种物理现象而受到影响，例如交互干扰、抖动、符号间干扰(IntersymbolInterference，ISI)等，进而影响PCIe信号的传输品质，例如误码率(Bit Error Rate，BER)。在此情形下，由于每一PCIe所应用的环境不同，例如温度、湿度，并且其元件的老化速度也不同，因此，若仅皆采用固定的信号设定，将影响PCIe信号的传输品质或稳定性，而无法满足使用者对于信号品质的需求。换言之，现有技术确实有改进的必要。

发明内容

因此，本发明提供一种高速序列计算机总线的信号调整方法及其相关计算机系统，动态地调整高速序列计算机总线的信号设定以达到较佳的信号传输品质。

本发明的一实施例揭露一种高速序列计算机总线的信号调整方法，其包含有：将一第一信号设定存入该高速序列计算机总线以产生一第一PCIe信号；以该第一PCIe信号调整一链路；以及根据该链路的一信号状态，决定是否将一第二信号设定存入该高速序列计算机总线，以产生一第二PCIe信号以调整该链路；其中，该高速序列计算机总线通过该链路连接多个电子装置。

本发明的另一实施例揭露一种计算机系统，用于一高速序列计算机总线，包含有：一处理器；以及一PCIe装置，耦接于该处理器，储存有一程序代码，用来指示该处理器将一第一信号设定存入该高速序列计算机总线以产生一第一PCIe信号；以该第一PCIe信号调整一链路；以及根据该链路的一信号状态，决定是否将一第二信号设定存入该高速序列计算机总线，以产生一第二PCIe信号以调整该链路；其中，该高速序列计算机总线通过该链路连接多个电子装置。

附图说明

图1为本发明实施例的一计算机系统的示意图。

图2为本发明实施例的一调整流程的示意图。

图3为本发明实施例的另一调整流程的示意图。

符号说明

10：计算机系统；

20、30：调整流程；

102：处理器；

104：PCIe装置；

202、204、206、208、210、302、304、306、308、310、312、314、316、318、320：步骤；

C：最大错误位笔数；

D：预设时间；

R：错误位计数器；

T：计时器。

具体实施方式