[发明专利]高速序列计算机总线的信号调整方法及其相关计算机系统在审
| 申请号： | 201911111685.6 | 申请日： | 2019-11-14 |
| 公开（公告）号： | CN112783815A | 公开（公告）日： | 2021-05-11 |
| 发明（设计）人： | 张世辉 | 申请（专利权）人： | 纬颖科技服务股份有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 赵平;周永君 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 高速 序列 计算机 总线 信号 调整 方法 及其 相关 计算机系统 | ||
1.一种高速序列计算机总线的信号调整方法，其特征在于，包括：
将一第一信号设定存入所述高速序列计算机总线以产生一第一PCIe信号；
以所述第一PCIe信号调整一链路；以及
根据所述链路的一信号状态，决定是否将一第二信号设定存入所述高速序列计算机总线，以产生一第二PCIe信号以调整所述链路；
其中，所述高速序列计算机总线通过所述链路连接多个电子装置。
2.根据权利要求1所述的信号调整方法，其特征在于，所述信号状态是在一预设时间内的一误码率。
3.根据权利要求2所述的信号调整方法，其特征在于，当所述误码率在所述预设时间内大于一最大位错误笔数时，以所述第二信号设定替换所述第一信号设定存入所述高速序列计算机总线以调整所述链路。
4.根据权利要求1所述的信号调整方法，其特征在于，所述第一信号设定与所述第二信号设定是选自一信号设定表，且所述第一信号设定与所述第二信号设定分别为对应于不同PCIe信号的波形参数。
5.一种计算机系统，用于一高速序列计算机总线，其特征在于，包括：
一处理器；以及
一PCIe装置，耦接于所述处理器，储存有一程序代码，用来指示所述处理器将一第一信号设定存入所述高速序列计算机总线以产生一第一PCIe信号；以所述第一PCIe信号调整一链路；以及根据所述链路的一信号状态，决定是否将一第二信号设定存入所述高速序列计算机总线，以产生一第二PCIe信号以调整所述链路；
其中，所述高速序列计算机总线通过该链路连接多个电子装置。
6.根据权利要求5所述的计算机系统，其特征在于，所述信号状态是在一预设时间内的一误码率。
7.根据权利要求6所述的计算机系统，其特征在于，当所述误码率在所述预设时间内大于一最大位错误笔数时，以所述第二信号设定替换所述第一信号设定存入所述高速序列计算机总线以调整所述链路。
8.根据权利要求5所述的计算机系统，其特征在于，所述第一信号设定与所述第二信号设定是选自一信号设定表，且所述第一信号设定与所述第二信号设定分别为对应于不同PCIe信号的波形参数。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于纬颖科技服务股份有限公司，未经纬颖科技服务股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911111685.6/1.html，转载请声明来源钻瓜专利网。
