[发明专利]MOS晶体管特征提取方法、装置、介质及电子设备

说明书

本发明实施例提供了一种MOS晶体管特征提取方法、装置、介质及电子设备，涉及半导体器件测试技术领域，所述MOS晶体管的第一掺杂区通过导线与第一引出焊盘电连接，特征提取方法包括：获取所述导线的布线电阻；获取所述MOS晶体管的第一掺杂区的扩散电阻；根据所述布线电阻和所述扩散电阻获取所述MOS晶体管的第一掺杂区等效电阻系数；将所述第一掺杂区等效电阻系数加入预先建立的MOS晶体管模型，以进行仿真计算。本发明的技术方案根据布线电阻和扩散电阻获取第一掺杂区等效电阻系数，并将该第一掺杂区等效电阻系数加入MOS晶体管模型，以模拟MOS晶体管的寄生电阻，从而可以得到更加精确的仿真结果。

技术领域

本发明涉及半导体器件测试技术领域，具体而言，涉及一种MOS晶体管特征提取方法、装置、计算机可读存储介质及电子设备。

背景技术

随着半导体器件制造技术的飞速发展，在半导体集成电路中应用有大量的MOS晶体管(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。

半导体集成电路的设计需要准确地获得每个MOS晶体管电流电压特性。用户根据单个MOS晶体管的电流电压特性计算整个电路的性能、功耗等参数。因此在仿真模型的建立过程中，准确反映MOS晶体管电压-电流特性是非常重要的。

在半导体工艺中，testkey指在晶圆加工中为了监测工艺或为了提取元器件特性而设置在晶圆固定位置上的测试单元。

在建立仿真模型时，设计tesktkey要用到的尺寸较多，为了节省面积，经常需要将MOS晶体管进行共栅和共源连接。如图1所示的电路中，第一MOS晶体管MOS1、第二MOS晶体管MOS2、第三MOS晶体管MOS3及第四MOS晶体管MOS4四个MOS晶体管的源极S1至S4均连接到pad7，栅极G1至G4均连接至pad6。可以看出，MOS晶体管MOS1的源端较长，导致MOS晶体管MOS1的源端的寄生电阻较大，且MOS晶体管MOS1、MOS晶体管MOS2、MOS晶体管MOS3及MOS晶体管MOS4中的每个MOS晶体管的源端的寄生电阻皆不同。目前的仿真设计中的BSIM(BerkeleyShort-channel IGFET Model，伯克利短沟道绝缘栅场效应管模型)无法将这些寄生效应一一考虑。

如何在考虑这些寄生效应的基础上得到较为准确的MOS晶体管电压-电流特性是当前亟需解决的技术问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明实施例的目的在于提供一种MOS晶体管特征提取方法、装置、计算机可读存储介质及电子设备，进而至少在一定程度上得到较为准确的MOS晶体管电压-电流特性。

本发明的其它特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明实施例的第一方面，提供了一种MOS晶体管特征提取方法，所述MOS晶体管的第一掺杂区通过导线与第一引出焊盘电连接，包括：获取所述导线的布线电阻；获取所述MOS晶体管的第一掺杂区的扩散电阻；据所述布线电阻和所述扩散电阻获取所述MOS晶体管的第一掺杂区等效电阻系数；将所述第一掺杂区等效电阻系数加入预先建立的MOS晶体管模型，以进行仿真计算。

在一些实施例中，获取所述导线的布线电阻包括：获取所述导线的长度和宽度；获取所述导线的方块电阻；根据所述导线的长度、所述导线的宽度和所述导线的方块电阻获取所述布线电阻。

在一些实施例中，获取所述MOS晶体管的第一掺杂区的扩散电阻包括：获取所述MOS晶体管的第一掺杂区的中心到所述MOS晶体管的栅极的边缘的距离；获取所述MOS晶体管的宽度和所述第一掺杂区的方块电阻；根据所述距离、所述MOS晶体管的宽度和所述第一掺杂区的方块电阻获取所述扩散电阻。