[发明专利]适应FPGA局部重构的周期检测系统

说明书

本发明公开的一种适应FPGA局部重构的周期检测系统，旨在提供一种便于功能移植并高效利用硬件资源的架构。本发明通过下述技术方案实现：平台控制管理模块通过通信中间件接收系统总线发来的控制信息，依据系统的需求对整个平台软件的运行进行实时监控，控制重构区的重构；把生成的全局和局部比特流文件等配置数据放在Flash存储器上，解析系统下发的控制信息，基于功能优先级的周期重构算法设置调度处理进程；重构时，在检测周期内依次读取相应局部重配置数据，将功能Bit运行体串行加载至FPGA的ICAP配置接口，加载完毕后，运行当前重构功能，实现功能在重构区的重构加载，满足功能在周期检测系统硬件平台上周期性时分复用的需求。

技术领域

本发明涉及一种基于现场可编程门阵列FPGA局部重构(partial-reconfiguration)技术，按照周期检测系统设定的检测周期，在检测设备上周期性重构运行各待测功能的周期检测系统，尤其是能在可编程逻辑器件FPGA局部区域内分时运行的周期检测系统。

背景技术

目前针对可进化硬件技术的研究主要是面向电路以及容错设计。电路设计主要将进化算法有效解决系统最优化问题的思想应用于FPGA内，以内嵌处理器作为重构控制单元，在此基础上针对不同的应用，采用相应的进化模型和染色体编码方式，使得算法克服了进化硬件的缺点。除此之外，对传统遗传算法的改进以及新型算法的可重构实现还广泛应用于系统软硬件划分当中，为软硬件的协同工作奠定了基础。容错设计是将可重构器件中的配置信息充当进化算法中的染色体，然后通过进化算法对其进行进化计算，最终产生符合系统工作需要的硬件电路设计。可编程器件不同的电路功能需要不同的配置文件，但不同的配置文件却有可能对应相同的电路功能。这样在电路发生故障时，可进化硬件技术可以利用可编程器件内部预留的冗余资源通过进化找到实现相同功能而和故障前不同的配置信息，从而实现容错。但是，可进化硬件容错技术的发展目前也遇到一些问题，主要有：进化计算的速度问题、进化结果评价问题、可进化硬件的规模问题以及如何实现高效的编码策略和分区进化等等。航天电子系统设计是可重构技术应用最为广泛，也是技术应用相对成熟的领域。可重构技术在设计中具有的可靠性与灵活可用性优势，具体表现为：首先，在可靠性方面，飞行器发射后，可以利用FPGA可重构特性在轨重构硬件设计，以纠正软硬件错误。同时，在空间飞行时，航天电子系统往往会遇到单粒子效应等苛刻自然因素的挑战，此时便可以以容错为目的，采用冗余设计方法，以解决FPGA局部区域内的电路发生故障或是出现损坏等问题；其次，在灵活可用性方面，航天器可以根据实际需要在不同的阶段通过电路重构执行不同的任务，也可以通过在轨重构使同一个硬件应用于多个任务。除此之外，在航天电子设计中采用可重构设计，对长寿命任务的技术更新、航天器自适应控制、缩短研制时间、节省花费等也十分有益。星载计算平台研究将卫星中相关电子系统集成到FPGA中，地面人员通过计算机在不中断系统功能的情况下对其进行动态重配置，从而以较低成本完成对地观察卫星的在轨控制和数据处理。