[发明专利]适应FPGA局部重构的周期检测系统

权利要求书

1.一种适应 FPGA局部重构的周期检测系统，包括：并行连接在系统总线上的至少两个FPGA测试功能部署平台，并且每个 FPGA测试功能部署平台包含了连接系统总线的总线接口适配器，结合了重构区与接口复用组件在一起的通信中间件和平台控制管理模块，其特征在于：系统总线经通信中间件与重构区的功能进行通信，通信中间件为重构区功能提供标准的接口；重构区的功能经接口复用组件与外部的接口进行信号交互；平台控制管理模块通过通信中间件接收系统总线发来的控制信息，解析系统下发的控制信息，进行系统需求解析， 基于功能优先级的周期重构算法设置调度处理进程，依据系统的需求对整个平台软件的运行进行实时监控，控制重构区的重构；平台控制管理模块把生成的全局和局部比特流文件放在Flash存储器上，依据基于功能优先级的周期重构算法设置的调度处理进程，在检测周期内依次从存储扇区读取功能运行体，通过 ICAP端口对可重构操作进行控制；系统上电后，默认启动包含静态区逻辑的全局比特流文件，在重构时，分时完成各功能 Bit文件加载，调度处理进程在检测周期内依次从 Flash存储器的存储扇区上读取功能的 Bit运行体，然后将读取的功能 Bit运行体串行加载至 FPGA内部的 ICAP配置接口，加载完毕后，对应重构区开始运行当前的重构功能，实现功能在重构区的重构加载，完成系统周期性自重构的功能；

所述功能优先级的周期重构算法包括以下步骤：

S1：平台控制管理将周期检测系统设定的检测周期划分成 N 个时隙，要求在划分的时隙内能够完成周期检测系统内每个重构功能的测试，测试功能部署平台设置了重构区 A与重构区 B，重构区 A 需要部署重构的测试功能包括：高优先级测试功能 A₁~A_i，低优先级测试功能 A_i+1~A_p，其中 pi；重构区 B 需要部署重构的测试功能包括：高优先级测试功能B₁~B_j， 低优先级测试功能 B_j+1~B_q，其中 Ni+j，qj；i 表示重构区 A 内高优先级测试功能的数量，j 表示重构区 B 内高优先级测试功能的数量，p 表示重构区 A 内所有测试功能的数量，q 表示重构区 B 内所有测试功能的数量，N 表示每个检测周期内划分的时隙数量；

S2：平台控制管理将检测周期的前 i+j 个时隙分配给高优先级测试功能使用，实现时隙与高优先级测试功能的一一绑定，并按照公平性原则依次交替分配给重构区 A 的高优先级测试功能 A₁~A_i与重构区 B 的高优先级测试功能 B₁~B_j，每一个高优先级测试功能在检测周期内都有固定对应的运行时隙，高优先级的功能在检测周期内有其运行的优先性，检测周期内剩余的时隙为第 i+j+1 到第 N 个时隙，为低优先级的测试功能提供尽力而为的服务，同样采用公平性原则依次交替分配给重构区 A 的低优先级功能 A_i+1~A_p与重构区B 的低优先级功能B_j+1~B_q，若在当前循环检测周期 M 没有分配完，则在下一个循环检测周期 M+1 的第 i+j+1到第 N 个时隙继续分配，如此，在循环检测周期的第 i+j+1 到第 N个时隙，按照公平原则， 依次交替循环分配重构区 A 与重构区 B 的低优先级功能，为其提供尽力而为的服务。

2.如权利要求 1所述的适应 FPGA局部重构的周期检测系统，其特征在于：当前重构功能加载完毕后，判断系统控制信息是否更新，若平台控制管理模块收到新的控制信息，则依据周期重构算法迭代调度处理进程，采用迭代后的调度处理进程完成功能在检测周期内的重构，反之，平台控制管理模块采用当前的调度处理进程继续依次完成功能的周期性重构。

3.如权利要求 1所述的适应 FPGA局部重构的周期检测系统，其特征在于：重构区部署周期检测系统分配的待重构的功能，重构区的规模和数量依据系统需求规划，在 FPGA局部重构技术下，重构区映射至 FPGA芯片的局部物理区域，所述局部物理区域的大小根据系统的需求动态调整。