[发明专利]一种基于FPGA的PCIe接口设计方法

说明书

本发明涉及一种基于FPGA的PCIe接口设计方法，建立FPGA工程并导入PCIe IP核将其实例化，对相应的需求进行配置，同时加入PIO设计的源文件；PIO模块内部主要包括RX接收模块、TX发送模块、存储器连接模块、存储器模块；EP端TX模块实现的是事务层TLP包的发送，是向Endpoint的PCIe IP核回传数据的发送模块，数据会最终发送至RC；在EP接收到Non‑Posted TLP，TX通过发送CplD或Cpl来响应操作，TX模块实现的是组包的过程；EP端RX模块实现的是事务层TLP包的接收，是用于接收和分析从外部发送来的读写TLP包的模块；PIO设计中的Mem Access模块实现数据的软硬件交互存储与读取；将PIO模块与PCIe的IP核模块相连接，PCIe的IP核模块负责将传输的事务层报文数据进行以PCIe协议为结构的拆包或组包。

技术领域

本发明属于通信接口协议中的高速总线领域，涉及使用可编程输入输出PIO模块进行PCIe协议的事务层数据传输。

背景技术

随着科技的不断发展，人们对数据的传输速度提出了越来越高的要求，传统的并行数据传输模式已经不能满足高性能应用对高速数据传输的需求，高速串行数据传输技术由于具备高传输速率、低响应时间等优势，逐渐成为了主流，并广泛应用在个人计算机，数据存储等很多方面。Intel公司于2001年提出PCIe(PCI Express)总线技术，PCIe在计算机架构中属于局部总线，主要负责连接外部设备，这些设备可以是PCIe设备，也可以是通过桥连接其他接口的设备。

PCIe的技术优势使得其在问世之初就成为了研究的热点，并且在传统领域已经逐渐取代了PCI总线，成为了主流IO总线技术。2002年，PCI-SIG组织发布PCIe 1.0标准，之后于2007年上半年公布2.0标准，并且将数据传输速率由2.5GT/s(千兆传输/秒)提升到5GT/s。2010年，PCIe 3.0规范将数据传输速率提升到8GT/s，并且编码规范也使用了效率更高的128b/130b编码。在2017年，PCI-SIG组织正式发布PCIe 4.0规范，传输速率定义为16GT/s，是PCIe 3.0版本的两倍。

目前，Xilinx公司推出的一系列芯片已经具备实现PCIe技术的能力，如其高端产品Virtex系列FPGA部分型号集成了高速收发器模块，数据传输速率达3.125Gbps，用来支持PCIe数据传输。Altera公司也在其高端产品Stratix系列部分型号中集成了PCIe软硬核。2011年，日本的Otani Sugako等人实现了基于PCIe的多核通信芯片系统；2015年，Thoma等人完成了基于PCIe总线的FPGA与GPU通信接口的构建；此外，UCSD大学开发出了RIFFA(Reusable Integration Framework for FPGA Accelerators)FPGA加速器可重建集成架构，开发者可以通过使用Python、Matlab等简单语句实现主机与FPGA IP核的通信，在硬件端口层面上通过FIFO传输独立的握手信号，实现读/写数据操作。目前，国内的电子科技大学、国防科技大学等高校以及一些科研院所等单位也对PCIe协议，尤其是高速串口通信进行了研究。

基于以上背景，通过使用FPGA自带的PCIe IP核，并使用Verilog语言设计其事务层逻辑架构，实现FPGA端作为End Point(EP)模式下PCIe IP核与上位机的正常通信也成为应用的热点内容。

发明内容

本发明提供一种PCIe接口设计方法，在使用基于Xilinx Kintex-7系列FPGA的基础上，使用其自带的PCIe IP核，对其进行可编程输入输出的PIO模块进行代码设计，上位机与EP端的通信以PCIe协议的事务层报文(TLP：Transaction Layer Packet)的形式进行交互，以实现上位机与外接设备的接口通信。主要技术方案如下：

一种基于FPGA的PCIe接口设计方法，包括下列步骤：