[发明专利]一种基于FPGA的PCIe接口设计方法

权利要求书

1.一种基于FPGA的PCIe接口设计方法，包括下列步骤：

(1)建立FPGA工程并导入PCIeIP核将其实例化，对相应的需求进行配置，同时加入PIO设计的源文件，RC端在此处是作为验证模块，不对应于实际电路，仅作为EP端PIO设计的Testbench；RC端包括了数据接收模块、数据传输模块、配置模块仿真文件。

(2)PIO模块内部主要包括RX接收模块、TX发送模块、存储器连接模块、存储器模块；其中模块间能否相互传输数据，是以多种信号的高低电平是否有效或是否无效为前提条件，其中包括Data数据传输信息、Keep保持信号、valid有效信号、Wr数据写信号、Rd数据读信号等；

(3)EP端TX模块实现的是事务层TLP包的发送，是向Endpoint的PCIe IP核回传数据的发送模块，数据会最终发送至RC；在EP接收到Non-Posted TLP，TX通过发送CplD或Cpl来响应操作，TX模块实现的是组包的过程；

(4)EP端RX模块实现的是事务层TLP包的接收，是用于接收和分析从外部发送来的读写TLP包的模块；在RC向EP发送数据时，数据先到达EP的信号接收端口，并被传送至PCIeIP核模块，数据在核内被封装为符合PCIe协议的TLP包，再被传输至PIO模块，后由PIO中的RX模块接收解析，并与Memory模块和TX模块协同，响应相关操作；RX模块会对EP接收到的TLP包进行解析，实现拆包的过程；

(5)PIO设计中的Mem Access模块实现数据的软硬件交互存储与读取；Mem Access处理IO写或存储器写TLP时，会将报文包含的数据负载信息写入存储器硬件中；处理IO读或存储器读TLP报文时，会将数据从存储器中取出，使用TX将数据组包发送出去；

(6)将PIO模块与PCIe的IP核模块相连接，PCIe的IP核模块负责将传输的事务层报文数据进行以PCIe协议为结构的拆包或组包。