[发明专利]存储器阵列和形成集成式组合件的方法

说明书

本申请涉及存储器阵列和形成集成式组合件的方法。一些实施例包含具有交替的绝缘层级和字线层级的竖直堆叠的存储器阵列。所述字线层级包含具有末端的导电字线材料。电荷阻挡材料沿着所述导电字线材料的所述末端并且具有第一竖直面。所述绝缘层级具有含第二竖直面的末端。所述第二竖直面相对于所述第一竖直面侧向偏移。电荷捕集材料沿着所述第一竖直面，并且部分地沿着所述第二竖直面延伸。所述电荷捕集材料被配置成通过间隙彼此竖直间隔开的段。电荷隧穿材料沿着所述电荷捕集材料的所述段延伸。沟道材料沿着所述堆叠竖直延伸，并且通过所述电荷隧穿材料与所述电荷捕集材料间隔开。所述沟道材料延伸到所述间隙中。一些实施例包含形成集成式组合件的方法。

技术领域

本发明涉及具有电荷捕集材料的布置成竖直隔开段的集成式组合件，以及形成集成式组合件的方法。

背景技术

存储器为电子系统提供数据存储。快闪存储器是一种存储器类型，且在现代计算机和装置中有很多用途。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。

NAND可为闪存存储器的基本架构，且可被配置成包括竖直堆叠的存储器单元。

在具体地描述NAND之前，可能有帮助的是更一般地描述集成式布置内的存储器阵列的关系。图1示出包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号WL0到WLm的字线)；和第一数据线1006(例如，用以传导信号BL0到BLn的位线)。存取线1004和第一数据线1006可用于传送来往于存储器单元1003的信息。行解码器1007和列解码器1008解码地址线1009上的地址信号A0到AX以确定将存取存储器单元1003中的哪些存储器单元。感应放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到存储器单元1003中的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用以控制待对存储器单元1003执行的存储器操作，并且使用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017对信号CSEL1到CSELn作出响应，以选择第一数据线1006和第二数据线1013上的可表示待从存储器单元1003读取或待编程到存储器单元1003中的信息的值的信号。列解码器1008可基于地址线1009上的A0到AX地址信号来选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号以在读取和编程操作期间提供存储器阵列1002与I/O电路1017之间的通信。