[发明专利]一种NAND Flash时序测试方法

说明书

本发明公开了一种NAND Flash时序测试方法，步骤包括：获取NAND Flash中所有存储数据；对此NAND Flash进行读操作，并移动采样脉冲位置，对读取数据进行采集，获得若干采集数据；将存储数据与采集数据进行比较，并将Page中每个字节的比较结果存储到错误捕捉存储器中；将错误捕捉存储器划分为多个区域，获取每个区域各自对应的数据有效窗口时间t_DVW和数据有效区域时间t_strobe；根据每个区域各自对应的t_DVW和t_strobe，判断NAND Flash是否故障。本时序测试方法采用分区域的方式测试时序参数，使测得参数更加准确，多时钟设置存储器的应用使ATE克服由芯片在DDR3模式下时序偏移产生的干扰正确采集芯片的输出数据，为后续功能性测试提供可靠的测试环境，无需对ATE设备硬件进行改进，节约测试成本。

技术领域

本发明涉及存储芯片测试技术领域，具体涉及一种NAND Flash时序测试方法。

背景技术

目前由于芯片集成度较高，对NAND Flash芯片的测试通常由自动测试设备(ATE)执行；测试过程中通过比较由芯片输入、输出的数据是否相同判断此芯片是否存在故障。

而现有NAND Flash芯片接口多为DDR3模式，在DDR3模式下数据传输速率为800MT/S，数据传输周期为2.5ns；随着数据传输速率增加，由ATE工艺造成的缺陷所产生的寄生电容干扰现象就会被放大；具体地，当芯片工作频率较高时，寄生电容存储的电荷将对电路特性产生干扰。由于脉冲间隔太短，寄生电容来不及放电，导致本应恒定的参考电压持续增加；致使测试过程中测量的相关时序参数不准确，最终导致后续测试将无法进行；无法正常对DDR3模式下的NAND Flash进行时序测试。

发明内容

为了克服现有自动测试设备无法正常对DDR3模式下的NAND Flash进行时序测试的技术问题，本发明提供一种NAND Flash时序测试方法。

本发明所述的NAND Flash时序测试方法，步骤包括：

获取NAND Flash的每一Page中所有的存储数据；

对此NAND Flash的每一Page进行读操作，获得若干读取数据，并移动采样脉冲的位置，对读取数据进行采集，获得若干采集数据；

将存储数据与采集数据进行比较，并将Page中每个字节的比较结果存储到错误捕捉存储器中；

将错误捕捉存储器中存储的所有比较结果划分为多个区域，获取每个区域各自对应的数据有效窗口时间t_DVW和数据有效区域时间t_strobe；

根据每个区域各自对应的数据有效窗口时间t_DVW和数据有效区域时间t_strobe，判断NAND Flash是否故障。

优选地，将错误捕捉存储器中存储的所有比较结果划分为多个区域的步骤包括：

将比较结果按相应行地址和列地址存储在错误捕捉存储器中对应位置，其中，行地址代表采样脉冲的移位次数，列地址代表字节地址；

按照若干列地址将错误捕捉存储器划分为N个区域。

优选地，获取每个区域各自对应的数据有效窗口时间t_DVW的步骤包括：

对错误捕捉存储器中每个区域内的比较结果按行进行扫描，并记录每个区域内比较结果为0的个数a；

获取每一比较结果为0对应的测试时间T；

根据每个区域内比较结果为0对应测试时间T和个数a，计算每个区域各自对应的数据有效窗口时间t_DVW，计算公式如下：