[发明专利]一种LDO电路布局方法

说明书

一种LDO电路布局方法，通过将RC滤波电路设置在底部，并在RC滤波电路的四周设置隔离地线，所述隔离地线的上方是误差放大器，所述误差放大器的输入端与所述RC滤波电路相邻，以避免RC滤波后的信号受到干扰，从而有利于提高LDO电路的电源抑制比。

技术领域

本发明涉及LDO（low dropout regulator，低压差线性稳压器）技术，特别是一种LDO电路布局方法，通过将RC滤波电路设置在底部，并在RC滤波电路的四周设置隔离地线，所述隔离地线的上方是误差放大器，所述误差放大器的输入端与所述RC滤波电路相邻，以避免RC滤波后的信号受到干扰，从而有利于提高LDO电路的电源抑制比。

背景技术

LDO电路是集成电路中的低压差线性稳压器电路，需要具有高的电源抑制比PSR（Power Supply Rejection Ratio）和低噪声。LDO电路的工作原理是，带隙基准BGR产生一个基准电压，经过调节电路regulator放大成想要的电压，再经过RC滤波电路将噪声滤掉，产生较纯净的电压，经过后级误差放大器EA，缓冲器BUF和功率管POWER来提高其驱动能力，抵御外界的变化。调节电路regulator包括运算放大器OP，第二PMOS管M2，第二可变电阻R2，第三电阻R3，所述运算放大器OP的负输入端连接带隙基准BGR的基准电压端，正输入端通过第三电阻连接接地端，所述运算放大器OP的输出端连接第二PMOS管M2的栅极，所述第二PMOS管M2的源极连接电源电压端VDD，所述第二PMOS管M2的漏极通过第二可变电阻连接所述运算放大器OP的正输入端，所述第二PMOS管M2的漏极通过第一电阻一路连接误差放大器EA的负输入端，另一路通过第一电容连接接地端，所述误差放大器EA的正输入端连接输出电压端VOUT，所述误差放大器EA的输出端连接缓冲器的输入端，所述缓冲器的输出端连接第一PMOS管M1的栅极，所述第一PMOS管M1的漏极连接所述输出电压端VOUT，所述第一PMOS管M1的源极连接电源电压端VDD，所述输出电压端VOUT通过第一电流源连接接地端。这样一个LDO电路布局Layout的难点是RC滤波之后较纯净电压是没有驱动能力的，很容易受到电路内部连线干扰，微弱的寄生电容就会恶化电源抑制比，导致达不到想要的稳压效果。本发明人认为，如果改变上述RC滤波电路居中的状况，而通过将RC滤波电路设置在底部，并在RC滤波电路的四周设置隔离地线，所述隔离地线的上方是误差放大器，所述误差放大器的输入端与所述RC滤波电路相邻，就能够避免RC滤波后的信号受到干扰，从而有利于提高LDO电路的电源抑制比。有鉴于此，本发明人完成了本发明。

发明内容

本发明针对现有技术中存在的缺陷或不足，提供一种LDO电路布局方法，通过将RC滤波电路设置在底部，并在RC滤波电路的四周设置隔离地线，所述隔离地线的上方是误差放大器，所述误差放大器的输入端与所述RC滤波电路相邻，以避免RC滤波后的信号受到干扰，从而有利于提高LDO电路的电源抑制比。

本发明的技术方案如下：

一种LDO电路布局方法，其特征在于，包括RC滤波电路，所述RC滤波电路设置在底部，并在所述RC滤波电路的四周设置隔离地线，所述隔离地线的上方是误差放大器，所述误差放大器的输入端与所述RC滤波电路上下相邻。

所述RC滤波电路包括第一电阻和第一电容，所述第一电容的一端连接接地端，另一端一路穿过所述隔离地线连接误差放大器的负输入端，另一路连接所述第一电阻的一端，所述第一电阻的另一端穿过所述隔离地线连接电压调节电路中的第二PMOS管的漏极。

所述第一电容与所述误差放大器之间的连线周边具有隔离设置。

所述隔离地线的上方设置有带隙基准电压电路，所述误差放大器与所述带隙基准电压电路左右相邻。

所述带隙基准电压电路的上方设置有电压调节电路，所述误差放大器的上方设置有缓冲电路。

所述缓冲电路的上方设置有功率电路，所述功率电路覆盖所述电压调节电路和所述缓冲电路。