[发明专利]一种基于数字锁相环的全数字低电平系统

权利要求书

1.一种基于数字锁相环的全数字低电平系统，

其特征在于：该全数字低电平系统整体上为一个闭环回路，用于控制高频信号u₀(t)＝A₀(t)cos[ω₀t+φ₀(t)]+A₁(t)cos[ω₁t+φ₁(t)]+A₂(t)cos[ω₂t+φ₂(t)]的幅度相位信息；该闭环回路从加速器腔体两端拆开由三条并联的主体幅相控制分支组成，分别控制ω₀，ω₁，ω₂三个频率分量的幅度相位信息；每条主体幅相控制分支又细分为两条并联的幅度控制分支和相位控制分支；该三条并联的主体幅相控制分支共用一个输入端ADC和一个输出端DAC；该ADC输入端从加速器腔体取样数据、该DAC将数字信号转换为模拟信号后输出给功率放大器，经过功率放大器馈入到加速器腔体，ADC再从加速器腔体取样，从而形成闭环回路；该闭环回路还连接有一个将整个系统所有信号的相位锁定到外部参考信号源上的数字锁相环，该数字锁相环用于实时动态追踪5.89MHz基准信号和锁相环本地NCO的相位差，使得二者的频率相差无几。

2.根据权利要求1所述一种基于数字锁相环的全数字低电平系统，其特征在于：所述每条主体幅相控制分支的幅度控制分支从ADC引出后，其信号从左到右经过乘法器、调谐NCO、低通滤波器、幅相转换器CODRIC模块、相位设定比较器Aset、PID控制器、末级NCO，多路信号加法器；信号从ADC引出后，首先经过两个乘法器，每个乘法器的输入有两路，一路是ADC采样数据，另外一路来自调谐NCO；调谐NCO为数控振荡器，用于对它编程产生任意频率的两路正交信号，以ω₀频率分量通道的调谐NCO为例，表示为：

该调谐NCO输出的信号和ADC信号相乘后得到I、Q两路信号，表示为：

此二路信号再通过低通滤波器，形成低频信号，表示为：

I、Q两路信号再输入CODRIC模块，该CODRIC模块用于将信号从I、Q坐标系变换到幅相坐标系内，具体变换方法为：

CODRIC模块变换后有两个输出信号R、Theta，其中R对应高频信号的幅度信号，该幅度信号R再和Aset幅度设置点的信息作减法运算，将差值输入PID控制器；PID控制器根据反馈的信号和希望信号的差值做一个闭环控制，该闭环控制输出到末级NCO的幅度控制变量里面。

3.根据权利要求1所述一种基于数字锁相环的全数字低电平系统，其特征在于：所述每条主体幅相控制分支的相位控制分支从ADC引出后，经过乘法器、低通滤波器分成I、Q两路信号，I、Q两路信号再输入CODRIC模块，CODRIC模块变换后留两个输出信号R、Theta，其中的Theta对应高频信号的相位信息，该Theta信号再和希望的相位值Pset作减法运算，将比较后误差值输入到PID模块，PID输出到末级NCO的相位控制变量里。

4.根据权利要求2所述一种基于数字锁相环的全数字低电平系统，其特征在于：所述多路信号加法器布设在三路末级NCO输出端和DAC之间，用于将三路数据在多路信号加法器进行统一求和，再输入到DAC。

5.根据权利要求1所述一种基于数字锁相环的全数字低电平系统，其特征在于：所述三路主体幅相控制分支每条分支各个框图相同，唯一的不同的是三路分支各自调谐NCO的频率不同：第一路调谐NCO的频率控制字为6f,第二路调谐NCO的频率控制字为4f,第三路调谐NCO的频率控制字为2f，其中，f为数字锁相环的输出频率。