[发明专利]一种矩阵向量乘法电路及计算方法

说明书

本发明公开了一种矩阵向量乘法电路及计算方法，矩阵向量乘法电路包括非易失存储器阵列、输入控制端、输出控制端、读取控制端，其中非易失存储器阵列用于存储右矩阵数据，并完成矩阵向量乘法过程；输入控制端用于接收外部输入的左矩阵向量参数，并根据待输入的左矩阵参数值在非易失存储器阵列的每一行输入相应的电压脉冲信号，将左矩阵向量参数输入到非易失存储器阵列中；本发明利用非易失存储器阵列存算一体的特性，将部分计算参数保存在非易失存储器阵列中并重复使用，通过使用阵列完成矩阵向量乘法计算过程，大大降低了矩阵向量乘法的计算消耗并提高了计算速度。

技术领域

本发明属于信号处理领域，更具体地，涉及一种矩阵向量乘法电路及计算方法。

背景技术

矩阵向量乘法是一种常用且重要的数学计算，在图像处理、特征提取、神经网络等领域广泛使用。伴随着大数据时代的到来，人们对数据处理能力的要求越来越高，在图像处理、特征提取、神经网络等领域，存在有大量的输入数据和矩阵向量乘法计算过程，需要大量的存储空间和计算消耗。

现有的矩阵向量乘法电路及计算方法大都是基于传统冯诺依曼架构的，而在传统的冯诺依曼架构中，存储器和处理器相互分离，需要大量存储器存储数据，再将数据提取到处理器中进行相应计算。所以存储器和处理器之间存在有大量的数据传输消耗，计算速度和效率受到了极大的影响，耗时大、效率低。

综上所述，提出一种计算速率快、计算效率高的矩阵向量乘法电路及计算方法是亟待解决的问题。

发明内容

针对现有技术的缺陷，本发明的目的在于提出了一种矩阵向量乘法电路及计算方法，旨在解决现有技术采用冯诺依曼架构而导致的计算速度较慢的问题。

为实现上述目的，本发明一方面提供了一种矩阵向量乘法电路，包括非易失存储器阵列、输入控制端、输出控制端、读取控制端；

非易失存储器阵列中的每个存储器单元均包括输入端、读取端、输出端，每一行的所有存储器单元的输入端分别与输入控制端相连，每一行的所有存储器单元的读取端分别与读取控制端相连，每一列的所有存储器单元的输出端分别与输出控制端相连；

非易失存储器阵列用于存储右矩阵数据，并完成矩阵向量乘法过程；

输入控制端用于接收外部输入的左矩阵向量参数，并根据待输入的左矩阵参数值在非易失存储器阵列的每一行输入相应的电压脉冲信号，将左矩阵向量参数输入到非易失存储器阵列中；

输出控制端用于读取非易失存储器阵列中存储器单元的状态并输出；

读取控制端用于分别在非易失存储器阵列的每一行上施加读取信号，控制非易失存储器阵列中存储器单元状态的读出。

基于非易失存储器阵列的矩阵向量乘法计算电路，具有非易失存储器阵列存算一体的功能，避免了传统方法中读取和计算相分离而导致的计算速度较慢的问题。

进一步优选地，非易失存储器阵列可以为NOR FLASH阵列或者1T1R存储器阵列。

进一步优选地，非易失存储器阵列的大小与右矩阵的大小相等。

本发明另一方面提供一种矩阵向量乘法计算方法，包括以下步骤：

S1、将右矩阵数据对应存储到非易失存储器阵列中；

S2、根据待输入的左矩阵参数值，输入控制端在非易失存储器阵列的每一行输入相应的电压脉冲信号，将左矩阵第一行中的每一个参数顺序输入到非易失存储器阵列的每一行中；

S3、读取控制端依次在非易失存储器阵列的每一行施加相应的读取电压脉冲信号，在输出控制端读取出阵列中对应存储器单元的参数值并记录，然后将当前阵列中所有存储器单元的读取结构按列进行累加，得到左矩阵第一行向量的矩阵向量乘法的计算结果；