[发明专利]迭代解码电路及解码方法

说明书

公开一种迭代解码电路及解码方法，迭代解码电路包括一第一串接解码电路，包括一第一卷积解码器、一第一解交织器以及一第一区块解码器；一第二串接解码电路，耦接于该第一串接解码电路，该第二串接解码电路包括一第二卷积解码器、一第二解交织器以及一第二区块解码器；以及一比较器，接收对应于一第一卷积解码运算的一第一卷积解码结果以及一第二卷积解码运算的一第二卷积解码结果，用来比较该第一卷积解码结果与该第二卷积解码结果，产生一比较结果；其中，该第二区块解码器根据该比较结果取得一需消除地址信息。

技术领域

本发明涉及一种迭代解码电路及解码方法，尤其涉及一种面积小且改错能力佳的迭代解码电路及解码方法。

背景技术

级联码(Concatenated Code)可逼近香农极限(Shannon Limit)。在数字无线视频广播(DVBT)及综合数字无线服务广播(ISDB-T)中，其皆采用里德索罗门码(Reed-SolomonCode)加上卷积码(Convolutional Code)的级联码。

级联码中，为了对抗突发噪声(Burst Noise)，在里德索罗门编码器与卷积编码器之间利用交织器将区块中不同字符数据打乱后再进行卷积编码。而里德索罗门码的改错特性是只要在一个区块中只要错误(errors)少于等于t，就可以对这个区块进行改错动作。另外，若里德索罗门解码器可获得需消除(Erasure，代表位置已知错误)的位置/地址信息，可提升里德索罗门解码器的改错能力(2e+r≤2t，其中e代表error个数，r代表erasure个数，t代表改错能力)。

现有卷积解码器常采用软式输出维特比算法(Soft-Output Viterbi Algorithm，SOVA)的解码器，产生出每个位的对数似然比(Log-Likelihood Ratio，LLR)，再利用对数似然比的大小，去预测需消除的位置/地址信息。然而，SOVA解码器需占用大电路面积。

因此，如何以较小的电路面积提升里德索罗门码的改错能力也就成为业界所努力的目标之一。

发明内容

因此，本发明的主要目的即在于提供一种面积小且改错能力佳的迭代解码电路及解码方法，以改善现有技术的缺点。

本发明实施例揭露一种迭代解码电路，包括一第一串接解码电路，包括一第一卷积解码器、一第一解交织器以及一第一区块解码器，其中该第一卷积解码器用来进行一第一卷积解码运算；一第二串接解码电路，耦接于该第一串接解码电路，该第二串接解码电路包括一第二卷积解码器、一第二解交织器以及一第二区块解码器，其中该第二卷积解码器用来进行一第二卷积解码运算；以及一比较器，接收对应于该第一卷积解码运算的一第一卷积解码结果以及该第二卷积解码运算的一第二卷积解码结果，用来比较该第一卷积解码结果与该第二卷积解码结果，产生一比较结果；其中，该第二区块解码器根据该比较结果取得一需消除地址信息。

本发明实施例另揭露一种解码方法，应用于一迭代解码电路，该解码方法包括进行一第一卷积解码运算；产生对应于该第一卷积解码运算的一第一卷积解码结果；进行一第二卷积解码运算，并产生一第二卷积解码结果；比对该第一卷积解码结果与该第二卷积解码结果以产生一比较结果；以及根据该比较结果取得一需消除地址信息。

附图说明

图1为本发明实施例一迭代解码电路的示意图。

图2为图1的迭代解码电路的示意图。

图3为本发明实施例一解码方法的流程图。

具体实施方式