[发明专利]迭代解码电路及解码方法

权利要求书

1.一种迭代解码电路，包括：

一第一串接解码电路，包括：

一第一卷积解码器、一第一解交织器以及一第一区块解码器，其中该第一卷积解码器用来进行一第一卷积解码运算；

一第二串接解码电路，耦接于该第一串接解码电路，该第二串接解码电路包括：

一第二卷积解码器、一第二解交织器以及一第二区块解码器，其中该第二卷积解码器用来进行一第二卷积解码运算；以及

一比较器，接收对应于该第一卷积解码运算的一第一卷积解码结果以及该第二卷积解码运算的一第二卷积解码结果，用来比对该第一卷积解码结果与该第二卷积解码结果，产生一比较结果；

其中，该第二区块解码器根据该比较结果取得一需消除地址信息。

2.根据权利要求1所述的迭代解码电路，还包括：

一交织器，耦接于该第一区块解码器；以及

一卷积编码器，耦接于该交织器与该第二卷积解码器之间。

3.根据权利要求2所述的迭代解码电路，还包括：

一对数似然比缓冲器，用来暂存对应于多个位的多个对数似然比。

4.根据权利要求3所述的迭代解码电路，还包括：

一第一多任务器，受控于一区块解码标志，该第一多任务器包括：

一第一多任务输入端，耦接于该对数似然比缓冲器的一输出端；

一第二多任务输入端，耦接于该卷积编码器的一输出端；以及

一多任务输出端，耦接于该第二卷积解码器；

其中，该区块解码标志由该第一区块解码器所产生。

5.根据权利要求2所述的迭代解码电路，其中，该比较器的一第一比较输入端耦接于该交织器的一输出端，以接收该第一卷积解码结果。

6.根据权利要求5所述的迭代解码电路，还包括：

一先进先出缓冲器，耦接于该第一比较输入端与该交织器的该输出端之间。

7.根据权利要求6所述的迭代解码电路，还包括：

一第二多任务器，受控于一区块解码标志，该第二多任务器包括

一第三多任务输入端，耦接于该第二卷积解码器的一输出端；

一第四多任务输入端，耦接于该先进先出缓冲器的一输出端；以及

一多任务输出端，耦接于该第二解交织器；

其中，该区块解码标志由该第一区块解码器所产生。

8.根据权利要求1所述的迭代解码电路，其中，该第二解交织器接收该第二卷积解码结果以及该比较结果，该比较结果通过该第二解交织器传递至该第二区块解码器。

9.根据权利要求1所述的迭代解码电路，其中，该第一卷积解码结果包括对应于一数据区段的多个第一解码位，该第二卷积解码结果包括对应于该数据区段的多个第二解码位，该比较器比对该多个第一解码位与该多个第二解码位，以取得对应于该数据区段的多个比较子结果，该第二区块解码器根据该多个比较子结果取得该需消除地址信息。

10.一种解码方法，应用于一迭代解码电路，该解码方法包括：

进行一第一卷积解码运算；

产生对应于该第一卷积解码运算的一第一卷积解码结果；

进行一第二卷积解码运算，并产生一第二卷积解码结果；

比对该第一卷积解码结果与该第二卷积解码结果以产生一比较结果；以及

根据该比较结果取得一需消除地址信息。