[发明专利]存储器电路

权利要求书

1.一种存储器电路，具有一存储单元阵列，其特征在于，包括：

一数据接收级电路，用以接收一串列输入信号以及一芯片使能信号；

一数据写入电路，耦接该数据接收级电路，该数据写入电路依据该串列输入信号以产生一命令信号以及一数据信号的至少其中之一；

一电源电路，用以产生一操作电压，提供该存储单元阵列执行数据存取动作；

一数据输出级电路，耦接该存储单元阵列，该数据输出级电路输出一读出数据；以及

一控制器，耦接该数据写入电路以及该电源电路，用以：

依据该芯片使能信号的变化状态，以执行该存储器电路的一操作状态的切换动作；以及

依据该存储器电路的该操作状态，以决定该数据接收级电路、该数据写入电路、该电源电路以及该数据输出级电路的禁用或使能状态；

其中，该操作状态包含一待机状态、一激活状态、一断电状态，该控制器还用以：

依据该待机状态以决定使能该数据接收级电路以及该数据写入电路，并禁用该电源电路的高电压产生与分配器以及该数据输出级电路。

2.根据权利要求1所述的存储器电路，其中该控制器还用以：

依据该激活状态以决定使能该数据接收级电路、该数据写入电路、该电源电路以及该数据输出级电路；以及

依据该断电状态以决定使能该数据写入电路，并禁用该数据接收级电路、该电源电路的高电压产生与分配器以及该数据输出级电路，其中，该数据接收级电路接收芯片使能信号的输入缓冲器处于使能状态。

3.根据权利要求2所述的存储器电路，其中该控制器用以：

在该断电状态下，该控制器侦测该芯片使能信号上的一脉冲信号，并在该脉冲信号后，该控制器判断该芯片使能信号维持为一第一预设逻辑电平达一第一时间区间时，进入该待机状态；

在该待机状态下，该芯片使能信号变更为一第二预设逻辑电平后，该控制器进入一激活状态，在该 激活状态下接收到一读写命令；

在该激活状态下，该芯片使能信号变更为该第一预设逻辑电平后，该控制器判断该芯片使能信号维持为该第一预设逻辑电平达一第二时间区间时，进入该待机状态；以及

在该待机状态下，该芯片使能信号变更为该第二预设逻辑电平后，该控制器进入该激活状态，在该激活状态下接收到一断电命令，该芯片使能信号变更为该第一预设逻辑电平后，该控制器判断该芯片使能信号维持为该第一预设逻辑电平达一第三时间区间时，进入该断电状态。

4.根据权利要求2所述的存储器电路，其中该电源电路包括：

一电压产生器，耦接该控制器，在该激活状态下产生一工作电压；以及

一待机电压泵，耦接该控制器，在该待机状态下产生一待机电压；

其中，该电压产生器依据该激活状态使能，并依据该待机状态以及该断电状态禁用，该待机电压泵依据该激活状态、该待机状态以及该断电状态使能。

5.根据权利要求2所述的存储器电路，其中该操作状态还包含一深度断电状态，该控制器还用以依据该深度断电状态以决定禁用该数据接收级电路、该电源电路以及该数据输出级电路，其中，该数据接收级电路接收芯片使能信号的输入缓冲器处于使能状态。

6.根据权利要求5所述的存储器电路，其中该控制器还用以：

在该待机状态下，该芯片使能信号变更为第二预设逻辑电平后，该控制器进入激活状态，在该激活状态下接收到一深度断电信号，该芯片使能信号变更为第一预设逻辑电平后，该控制器判断该芯片使能信号维持为该第一预设逻辑电平达一第四时间区间时，进入该深度断电状态；

在该深度断电状态下，该控制器判断该芯片使能信号维持为该第一预设 逻辑电平达一第五时间区间时，进入该待机状态。

7.根据权利要求6所述的存储器电路，其中该电源电路包括：

一电压产生器，耦接该控制器，在该激活状态下产生一工作电压；以及

一待机电压泵，耦接该控制器，在该待机状态下产生一待机电压；

其中该电压产生器依据该激活状态使能，并依据该待机状态、该断电状态以及该深度断电状态禁用，该待机电压泵依据该激活状态、该待机状态以及该断电状态使能，并依据该深度断电状态禁用。