[发明专利]一种采样间隔不均匀性修正电路及方法

说明书

本发明涉及一种采样间隔不均匀性修正电路及方法，其特征在于，包括时钟电路、缓冲电路、滤波电路、扇出电路、模拟开关和调理电路；所述时钟电路依次连接所述缓冲电路、滤波电路和扇出电路，所述扇出电路的输出端并联连接若干所述模拟开关的一输入端，每一所述模拟开关的输出端均通过连接相应所述调理电路的输入端，每一所述调理电路的输出端均用于连接开关电容阵列芯片电路，本发明可以广泛应用于开关电容阵列芯片电路中。

技术领域

本发明是关于一种采样间隔不均匀性修正电路及方法，属于开关电容阵列领域。

背景技术

传统的探测器读出电子学中能量信息常采用积分成形+ADC(模数转换器)获取，时间信息采用甄别+TDC(时间数字转换器)获取。然而，随着半导体工艺的快速发展和集成电路设计的提高，在芯片内部可以集成大量的电容，所以基于开关电容阵列(SCA) 的高速波形数字化方法是近些年发展起来的一种较新颖的技术路线，它是一种非主流但实用的方法，主要由开关电容单元和多米诺延迟环组成。每一延时单元均由两个反相器组成，两反相器之间晶体管的阻值和电路的寄生电容构成电路，外部控制信号可以通过控制管栅极的电压来调节管的阻值，进而调节每一延时单元的延时。该方法将探测器输出的原始波形进行高速模拟采样和存储，然后以适当采样速率的ADC进行数字化依次读出。优点是：1)通过获取原始的波形，保留所有的有效数据，方便同时获取时间与能量信息；2)可解决高速采 样和高精度A/D变换、高功耗之间的矛盾，同时避免使用FADC(快速模数转换器)带来的成本和系统复杂性的问题；3)消除传统电荷积分放大带来的“堆积”效应；4)物理学家可以采用任何可能的数字处理方法处理数据；5)采样电容中存储的模拟量可以以较低的速度读出，普通商业级的ADC即可完成存储电荷的数字化。目前，主流的基于开关电容阵列的波形数字化方法的芯片基本工作原理均相同，例如ATWD、SAM、TARGET7和DRS4等芯片。

由于基于开关电容阵列的波形数字化路线相比于传统的读出电子学或FADC有很多优点，所以，各国科学家在一些探测器的读出电子学系统中开始采用基于开关电容阵列的波形数字化路线，其中比较典型的例如ANTARES实验、ANITA实验、AMANDA实验等。

随着半导体工艺的限制，每一延时单元在加工的过程中均存在不一致性，每一延时单元的延时会有差异，使得每一采样单元延时均不一致。如果不加以修正，会导致采 样波形的非线性失真，然而，现有技术中对于多通道开关电容阵列芯片电路的采样间隔测量往往采用FPGA产生一对差分时钟信号，送入多通道开关电容阵列芯片电路的某一通道，以这一通道测量的采样间隔的结果作为其它通道的采样间隔值，存在以下缺点：1)FPGA(现场可编程门阵列)时钟精度不够稳定；2)虽然所有通道共用一个多米诺环，但是通道间相对应的采样单元存在差别，以某通道测量的采样间隔值不能准确代表其它通道的采样间隔值，使得开关电容阵列芯片电路相应采样单元的采样间隔精度低，非线性误差增大。

发明内容

针对上述问题，本发明的目的是提供一种时钟精度稳定且能够提高采样间隔精度的采样间隔不均匀性修正电路及方法。

为实现上述目的，本发明采取以下技术方案：一种采样间隔不均匀性修正电路，其特征在于，包括时钟电路、缓冲电路、滤波电路、扇出电路、模拟开关和调理电路；所述时钟电路依次连接所述缓冲电路、滤波电路和扇出电路，所述扇出电路的输出端并联连接若干所述模拟开关的一输入端，每一所述模拟开关的另一输入端均用于接收外部输入信号，每一所述模拟开关的输出端均通过连接相应所述调理电路的输入端，每一所述调理电路的输出端均用于连接开关电容阵列芯片电路。

进一步地，所述滤波电路包括第一～第二电阻、第一～第三电容和第一～第二电感；所述第一电阻的一端连接所述缓冲电路，所述第一电阻的另一端并联连接所述第一电容和第一电感，所述第一电容的另一端接地，所述第一电感的另一端并联连接所述第二电容和第二电感，所述第二电容的另一端接地，所述第二电感的另一端并联连接所述第三电容和第二电阻，所述第三电容的另一端接地，所述第二电阻的另一端连接所述扇出电路。