[发明专利]一种星用抗辐照过温保护电路

权利要求书

1.一种星用抗辐照过温保护电路，其特征在于，包括核心基准产生模块、比较器、滞回反馈通路和单粒子脉冲消除模块，

所述核心基准产生模块用于产生正温电压和负温电压，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一DTMOS管、第二DTMOS管、第三DTMOS管、第四DTMOS管和第五DTMOS管，

第一PMOS管的栅漏短接并连接第二PMOS管的源极，其源极连接第五PMOS管、第六PMOS管、第八PMOS管、第十PMOS管、第十二PMOS管和第十四PMOS管的源极以及第二NMOS管和第五PMOS管的栅极并连接电源电压；

第三PMOS管的栅漏短接并连接第四PMOS管的源极，其源极连接第二PMOS管的栅极和漏极；

第三NMOS管的栅极连接第一NMOS管和第四PMOS管的漏极，其漏极连接第二NMOS管的源极，其源极连接第一NMOS管的源极、第一DTMOS管的栅极和漏极、第二DTMOS管的栅极和漏极以及第五DTMOS管的栅极和漏极并接地；

第七PMOS管的栅极连接第九PMOS管、第十一PMOS管、第十三PMOS管和第十五PMOS管的栅极以及第九PMOS管和第六NMOS管的漏极，其源极连接第六PMOS管的漏极，其漏极连接第六NMOS管的栅极、第四NMOS管的栅极和漏极；

第五NMOS管的栅漏短接并连接第七NMOS管的栅极和第四NMOS管的源极，其源极连接第一DTMOS管的源极；

第七NMOS管的漏极连接第六NMOS管的源极，其源极通过第一电阻后连接第二DTMOS管的源极；

第八PMOS管的栅漏短接并连接第九PMOS管的源极、第五PMOS管和第二NMOS管的漏极以及第六PMOS管、第十PMOS管、第十二PMOS管和第十四PMOS管的栅极；

第十一PMOS管的源极连接第十PMOS管的漏极，其漏极连接第二电阻的一端、第一NMOS管和第四PMOS管的栅极并输出所述负温电压；

第三DTMOS管的栅漏短接并连接第四DTMOS管的源极，其源极连接第二电阻的另一端；

第四DTMOS管的栅漏短接并连接第五DTMOS管的源极；

第十三PMOS管的源极连接第十二PMOS管的漏极，其漏极连接第三电阻的一端并输出所述正温电压；

第三电阻的另一端连接第八NMOS管的源极并通过第四电阻后接地；

第十五PMOS管的源极连接第十四PMOS管的漏极，其漏极连接第八NMOS管的漏极；

第八NMOS管的栅极连接所述比较器的输出端；

所述比较器的正向输入端连接所述正温电压，其负向输入端连接所述负温电压，其输出端连接所述单粒子脉冲消除模块的输入端；

所述滞回反馈通路用于将所述比较器的输出信号反馈回所述核心基准产生模块，在所述比较器的输出信号翻高后增大所述正温电压的变化斜率；

所述单粒子脉冲消除模块用于将所述比较器的输出信号消除单粒子效应后产生所述过温保护电路的输出信号。

2.根据权利要求1所述的星用抗辐照过温保护电路，其特征在于，所述单粒子脉冲消除模块包括缓冲器、第一延时单元、第二延时单元和投票器，

缓冲器的输入端作为所述单粒子脉冲消除模块的输入端，其输出端连接第一延时单元的输入端和所述投票器的第一输入端；

第二延时单元的输入端连接第一延时单元的输出端和所述投票器的第二输入端，其输出端连接所述投票器的第三输入端；

所述投票器包括第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管和第二十二PMOS管，

第十六PMOS管的栅极连接第二十一PMOS管、第九NMOS管和第十一NMOS管的栅极并作为所述投票器的第一输入端，其源极连接第十七PMOS管和第二十二PMOS管的源极并连接电源电压，其漏极连接第十七PMOS管的漏极、第十八PMOS管和第十九PMOS管的源极；

第十二NMOS管的栅极连接第十NMOS管、第十七PMOS管和第十八PMOS管的栅极并作为所述投票器的第二输入端，其源极连接第十三NMOS管、第十四NMOS管和第十五NMOS管的源极并接地，其漏极连接第九NMOS管的源极；

第二十PMOS管的栅极连接第十九PMOS管、第十三NMOS管和第十四NMOS管的栅极并作为所述投票器的第三输入端，其源极连接第二十一PMOS管的源极、第十八PMOS管和第十九PMOS管的漏极，其漏极连接第二十一PMOS管、第九NMOS管、第十NMOS管和第十一NMOS管的漏极以及第十五NMOS管和第二十二PMOS管的栅极；

第十NMOS管的源极连接第十三NMOS管的漏极；

第十一NMOS管的源极连接第十四NMOS管的漏极；

第二十二PMOS管的漏极连接第十五NMOS管的漏极并作为所述投票器的输出端连接所述单粒子脉冲消除模块的输出端。