[发明专利]产生集成电路元件的布局图的方法

说明书

一种产生集成电路元件的布局图的方法，其特征在于，包含指派泄漏约束给IC元件的第一电路图网络及根据虚设栅极区域决定泄漏约束的违规。IC布局图包含在IC元件的第一电路图网络的第一部件与第二电路图网络的第二部件之间的虚设栅极区域。方法包含用以回应该泄漏约束的违规修改该集成电路布局图，以及根据修改后的集成电路布局图，产生一布局文件。

技术领域

本揭示是有关于一种产生布局图的方法，特别是关于产生集成电路元件的布局图的方法。

背景技术

集成电路(Integrated circuit；IC)小型化的持续发展趋势导致元件逐渐变小，与早期技术相比，此等元件功耗更低，且以更快的速度提供更多的功能。已经通过与日益严格的规范相关联的设计及制造创新实现了小型化。使用各种电子设计自动化(Electronicdesign automation；EDA)工具来产生、修改及验证半导体元件的设计，同时确保满足设计与制造规范。

发明内容

本揭示案的实施例是关于一种产生集成电路元件的布局图的方法，其特征在于，该方法包含：指派一泄漏约束给一集成电路元件的一第一电路图网络；根据一虚设栅极区域，决定该泄漏约束的违规，其中该集成电路布局图包含在该集成电路元件的该第一电路图网络的一第一部件与一第二电路图网络的一第二部件之间的该虚设栅极区域；修改该集成电路布局图，用以回应该泄漏约束的违规；以及根据修改后的该集成电路布局图，产生一布局文件。

附图说明

当结合随附附图阅读时，将自下文的详细描述最佳地理解本揭示案的实施例的态样。应注意，根据工业中的标准实务，并未按比例绘制各特征。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。

图1是根据一些实施例的产生集成电路元件的布局图的方法的流程图；

图2描绘根据一些实施例的集成电路布局图；

图3A至图3D是根据一些实施例的集成电路元件的网络连线表的电路图；

图4A至图4B是根据一些实施例的集成电路元件的电路图；

图5A至图5D描绘根据一些实施例的集成电路布局图；

图6是根据一些实施例的产生集成电路元件的布局图的方法的流程图；

图7是根据一些实施例的集成电路元件设计系统的方块图；

图8是根据一些实施例的集成电路制造系统及与其相关联的集成电路元件制造流程的方块图。

【符号说明】

100：方法

110：操作

120：操作

130：操作

140：操作

150：操作

160：操作

170：操作

180：操作

200：IC布局图

300：网络连线表

400A：IC元件

400B：IC布局图

500A：IC布局图

500B：IC布局图

500C：IC布局图

500D：IC布局图

600：方法

610：操作