[发明专利]一种NAND Flash PHY

权利要求书

1.一种NAND Flash PHY，其特征在于：结构包括

DQ通过DELAY_DQ送至IDDR GRP；

DQS通过DELAY_DQS0送至IDDR GRP；

使得DQ在经过DELAY_DQ、DQS经过DELAY_DQS0后产生DQS相对于DQ的90°相位延时；

IDDR GRP通过DQS捕获到正确的DQ过后，将DQ及生成的wdata送入到ASYNC FIFO中；另一方面，DELAY_DQS0后还设有二级延时单元DELAY_DQS1，经DELAY_DQS1二次延时后送至ASYNC FIFO作为ASYNC FIFO的wrclk；其中，DELAY_DQS0经DELAY_DQS0为DQS_90°，DELAY_DQS1为DQS_（invert（180°）+180°）；

所述DELAY_DQS0通过DLL_DQS0实现控制，DELAY_DQS1通过DLL_DQS1实现控制；

所述DLL_DQS0及DLL_DQS1中的鉴相器的原理如下：

（1）将refclk 依次送入到N个delay tap单元中进行延时调节，每个delay tap单元由一个反相器构成，通过refclk对N个delay tap单元的输出进行采样，并存至每个delay tap单元对应的TAP REG中；

（2）将当前TAP REG（n）和下一个TAP REG（n+1）进行异或非操作，并将其结果送至delt寄存器delt（n）中，得到一个N位的delt码流；

（3）将此delt码流送至相位校验单元以计算delt码流中两个1之间0的个数，进而得到180°的相位延时。

2.根据权利要求1所述NAND Flash PHY，其特征在于：所述DELAY_DQS1的原理如下：

DQS的输入信号为delay in，通过相位校验单元计算得到N个sel信号延时后，DQS的输出信号即实现延时90°或者180°相位。