[发明专利]基于铁电晶体管的非易失存储器

说明书

本发明公开了一类基于铁电晶体管的非易失存储器，包括基于铁电晶体管设计的非易失存储器的单元电路和阵列电路，其单元电路结构包括两个晶体管或三个晶体管，多个单元之间通过电气连接的方式可组合成若干行若干列的阵列布局方式。本发明利用铁电晶体管漏源电流‑栅极电压的滞回特性，完成对存储器的高效率读写操作。

技术领域

本发明涉及低功耗非易失存储器结构设计技术领域，特别涉及一种基于铁电晶体管的非易失存储器。

背景技术

当今时代下，随着信息量的日益扩大，人们为了防止存储信息丢失，对存储器的非易失性能提出了更高的要求。很多存储器，例如，DRAM(dynamic random access memory，动态随机存储器)，当过长时间没有外部供电时，存储器上存储的信息会因为电路器件能量的减少而丢失。随机存取的NVM(nonvolatile memory，非易失存储器)可以有效的解决上述问题。目前的非易失存储器有PCRAM、ReRAM、FeRAM、STT-MRAM等，但是这些存储器在数据存取消耗的能量与延时、工艺兼容性、器件耐久度、电路的设计复杂度等方面依旧有较多的不足之处。

当前，基于新型材料以及制作工艺的FeFET(ferroelectric field effecttransistor，铁电晶体管)使得设计的存储器拥有很好的工艺兼容性以及低功耗特性，并且具有较好的耐久度和适中的工作电压，例如，最近的业内发表的测试结果表明，FeFET读写操作的偏置电压可以降低到1.5V以内。这些特征表明了铁电晶体管在阵列设计、分布式数据存储(distributed data storage)、类神经网络计算(neuromorphic computing)领域拥有很大的应用潜力。进一步地，在Nonvolatile memory design based on ferroelectricFETs中设计了每个电路单元拥有两个晶体管的非易失存储阵列，实现了较高的能量效率；但是该设计读写电压较高，未能充分发挥铁电晶体管的高能量效率的潜力。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的一个目的在于提出一类基于铁电晶体管设计的电路单元，该电路单元充分利用了铁电晶体管的漏源电流-栅极电压滞回特性，设计出新型的电路结构及操作方式，达到了更低功耗非易失存储器的目的。

本发明的另一个目的在于，基于前述铁电晶体管设计的电路单元，提出对应的阵列电路。

为达到上述目的，本发明第一方面实施例提出了一种基于铁电晶体管设计的电路单元，包括：第一晶体管、第二晶体管、位线、第一字线与第二字线，其中，所述第一晶体管的栅极与所述第一字线相连，所述第一晶体管的漏极与所述位线相连，所述第一晶体管的源极与所述第二晶体管的漏极相连，所述第二晶体管的栅极与所述第二字线相连，所述第二晶体管的源极接地或者偏置在预设电位，且第一晶体管和第二晶体管中至少有一个晶体管是铁电晶体管。

为达到上述目的，本发明第二方面实施例提出了一种基于铁电晶体管设计的阵列电路，包括：至少一个如上述实施例所述的电路单元，且所述阵列电路的各个单元通过电气连接的方式组合成多行多列的布局方式，其中，同一行的电路单元的第一字线相连，同一行的电路单元的第二字线相连，同一列的电路单元的位线相连。

本发明实施例的基于铁电晶体管设计的电路单元和阵列电路，对于每个电路单元拥有两个晶体管的非易失存储器，写入操作的能量延时积可以更低，从而充分利用了铁电晶体管的漏源电流-栅极电压滞回特性，设计出新型的电路结构及操作方式，达到了更低功耗非易失存储器的目的。

另外，根据本发明上述实施例的基于铁电晶体管设计的阵列电路还可以具有以下附加的技术特征：