[发明专利]基于铁电晶体管的非易失存储器

权利要求书

1.一种基于铁电晶体管设计的电路单元，其特征在于，包括：第一晶体管、第二晶体管、位线、第一字线与第二字线，其中，

所述第一晶体管的栅极与所述第一字线相连，所述第一晶体管的漏极与所述位线相连，所述第一晶体管的源极与所述第二晶体管的漏极相连，所述第二晶体管的栅极与所述第二字线相连，所述第二晶体管的源极接地或者偏置在预设电位，且第一晶体管和第二晶体管中至少有一个晶体管是铁电晶体管；在对其中所述的电路单元所存储的数据进行写操作时，位线电压偏置在高电平VDD或者低电平0，且所述第一字线的电压在低电压和高电压分别停留一段时间后再恢复至原本的电压，所述第二字线的电压使得所述电路单元的第二晶体管截止；

对其中所述的电路单元所存储的数据进行写操作时，所述第一字线的电压在低电压和高电压分别停留一段时间后再恢复至原本的电压，包括：当有能量注入，在不对电路单元数据进行读写操作时，第一字线电位偏置在VDD/2，第二字线电位偏置于0，存储的信息不会改变；第二字线电位偏置在0电位，第二晶体管处于截止状态，如果往电路单元写入1，将位线电位偏置在VDD，第一字线电位进行两次偏置：先偏置到VDD，再偏置到0，第一次偏置到VDD时第一晶体管原先存储的信息没有发生变化，第二次偏置到0时，第一晶体管变为负极化，写入1为负极化；如果往电路单元写入0，将位线电位偏置在0，第一字线电位第一次偏置到VDD时，第一晶体管变为正极化，写入0为正极化，第二次偏置到0时，已经写入的0没有发生变化；或将第一字线电位先偏置再0，再偏置到VDD，也能实现写入操作。

2.一种基于铁电晶体管设计的阵列电路，其特征在于，包括：

至少一个如权利要求1所述的电路单元，且所述阵列电路的各个单元通过电气连接的方式组合成多行多列的布局方式，其中，同一行的电路单元的第一字线相连，同一行的电路单元的第二字线相连，同一列的电路单元的位线相连。

3.根据权利要求2所述的阵列电路，其特征在于，其中，

在对其中所述的电路单元所存储的数据进行读操作时，所述电路单元的第二字线的电压使得所述电路单元的第二晶体管导通，以根据所述电路单元的第一晶体管的漏源之间电阻值大小或所述电阻值大小对所述电路单元的位线上的电压或电流的变化来读取分辨所述电路单元存储的数据。

4.根据权利要求2所述的阵列电路，其特征在于，其中，

在对其中所述的电路单元所存储的数据进行写操作时，控制所述位线和所述第一字线的电压，使所述电路单元的第一晶体管的极化特性与所需要存储的数据一致。