[发明专利]一种存储单元阵列外围电路及存储器件

说明书

本申请实施例公开了一种存储单元阵列外围电路及存储器件，该存储单元阵列包括多个存储单元平面，每个存储单元平面包括M条本地字线；该外围电路中每条全局字线对应每个存储单元平面上的多条本地字线，且与全局字线电压选择模块一一对应；本地字线电压选择模块和本地字线一一对应；全局字线电压选择模块从选中电压和未选中电压中，选择一个电压经对应的全局字线输出至对应的本地字线电压选择模块的输入端；本地字线电压选择模块从对应的全局字线电压选择模块输出的电压和未选中电压中，选择一个电压输出至对应的本地字线。由于多条本地字线共享一个全局字线，减少了所需多路选择器的占用面积，从而能够减小外围电路的面积。

技术领域

本申请涉及存储器技术领域，尤其涉及一种存储单元阵列外围电路及存储器件。

背景技术

闪存(NAND Flash)存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。而随着大数据时代的到来，平面结构的NAND器已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND Flash存储器。

在3D NAND Flash存储器中，如图1所示，多个存储单元管(memory cell)经位线(bit line，BL)串联形成的存储单元串，存储单元串str在三维方向上排列形成存储单元阵列，每个存储单元串str的第一端还经由BL连接到页缓冲器(page buffer)，沿存储单元串str的不同存储单元管通过字线(word line，WL)进行访问。在实际操作中，可以将存储单元阵列划分为多个存储单元平面(plane)，多个存储单元平面之间共享一套操作总线，可以组成一个单元并发操作，可称为多平面(multi-plane)结构。在本申请中，将位于各个存储单元平面上的字线称之为本地字线(local word line，LWL)。为了实现多存储单元平面并发操作，除LWL之外，一般还会在外围电路(periphery)中设置全局字线(global word line，GWL)与各个存储单元平面上的LWL连接，将不同的字线电压施加在期望的存储单元管上，以对选中的存储单元管进行擦除、编程或读取操作。

现有的外围电路结构中，通常利用多路选择器(multiplexer，MUX)将不同的电压(包括各个选中电压和未选中电压)选择至GWL，所用的MUX会占用过多的面积，导致外围电路面积过大，不利用存储器件的小型化设计。

发明内容

有鉴于此，本申请实施例提供了一种存储单元阵列外围电路及存储器件，能够解决现有技术中外围电路面积过大的问题。

本申请实施例第一方面提供了一种存储单元阵列外围电路，所述存储单元阵列包括多个存储单元平面，每个存储单元平面包括M条本地字线；所述外围电路，包括：多条全局字线、多个第一电压选择模块全局字线电压选择模块和多个第二电压选择模块本地字线电压选择模块；

每条所述全局字线对应每个存储单元平面上的多条本地字线，且与所述第一电压选择模块全局字线电压选择模块一一对应；每条本地字线均对应一条全局字线；所述第二电压选择模块本地字线电压选择模块和所述本地字线一一对应；

所述第一电压选择模块全局字线电压选择模块，用于从选中电压和未选中电压中，选择一个电压经对应的全局字线输出至对应的第二电压选择模块本地字线电压选择模块的输入端；

所述第二电压选择模块本地字线电压选择模块，用于从对应的第一电压选择模块全局字线电压选择模块输出的电压和未选中电压中，选择一个电压输出至对应的本地字线。

可选的，当选中电压为k个时，k为大于1的整数；每个存储单元平面上相邻的k个本地字线对应不同的所述全局字线。

可选的，所述第一电压选择模块全局字线电压选择模块和所述第二电压选择模块本地字线电压选择模块均为多路选择器。

可选的，所述未选中电压为多个；则，所述外围电路，还包括：多个第三电压选择模块未选中电压选择模块；