[发明专利]存储器

说明书

本申请提供了一种存储器，包括：存储单元，包括由多个存储元件形成的存储阵列；卷积单元，与存储单元电连接，卷积单元具有卷积输入端，卷积单元用于对存储单元的存储数据和卷积输入端的输入数据进行卷积。该存储器中，存储单元包括由多个存储元件形成的存储阵列，卷积单元对存储单元的存储数据和卷积输入端的输入数据进行卷积。该存储器的卷积在存储器内实现，节省了从内存中读取数据的时间，提高了卷积速度，从而解决了现有技术中的具有卷积功能的存储器的卷积速度较慢的问题。

技术领域

本申请涉及存储器领域，具体而言，涉及一种存储器。

背景技术

现有技术中的具有卷积运算功能的存储器，比如冯诺依曼结构的存储器，需要访问内存，然后在进行卷积，卷积速度较慢，功率消耗较大。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种存储器，以解决现有技术中的具有卷积功能的存储器的卷积速度较慢的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种存储器，包括：存储单元，包括由多个存储元件形成的存储阵列；卷积单元，与上述存储单元电连接，上述卷积单元具有卷积输入端，上述卷积单元用于对上述存储单元的存储数据和上述卷积输入端的输入数据进行卷积。

进一步地，上述卷积单元包括：第一选择器，包括第一端、第二端和第三端，上述第一选择器的第一端与上述存储元件电连接，上述第一选择器的第二端为上述卷积输入端；卷积电流产生电路，包括第一端、第二端和第三端，上述第一选择器的第三端与上述卷积电流产生电路的第一端电连接，上述卷积电流产生电路的第二端输入卷积电压，上述卷积电流产生电路的第三端输出卷积电流；模数转换器，包括输入端和输出端，上述模数转换器的输入端与上述卷积电流产生电路的第三端电连接，上述模数转换器用于将上述卷积电流转换为数字信号从上述模数转换器的输出端输出。

进一步地，上述第一选择器有多个，多个上述第一选择器的第三端电连接。

进一步地，上述卷积电流产生电路包括：运算放大器，包括第一端、第二端和第三端，上述运算放大器的第一端为上述卷积电流产生电路的第一端，上述运算放大器的第二端为上述卷积电流产生电流的第二端。

进一步地，上述卷积电流产生电路还包括：NMOS管，上述运算放大器的第三端与上述NMOS管的栅极电连接，上述运算放大器的第一端与上述NMOS管的漏极电连接；电流镜，包括输入端和输出端，上述电流镜的输入端与NMOS管的源极电连接，上述电流镜的输出端为上述卷积电流产生电路的第三端。

进一步地，上述电流镜包括：第一PMOS管，上述第一PMOS管的漏极与上述NMOS管的源极电连接，上述第一PMOS管的源极与电源电连接；第二PMOS管，上述第二PMOS管的栅极分别与上述NMOS管的源极以及上述第一PMOS管的栅极电连接，上述第二PMOS管的源极与电源电连接，上述第二PMOS管的漏极为上述卷积电流产生电路的第三端。

进一步地，上述卷积单元还包括：第一控制电路，与上述卷积电流产生电路电连接，上述第一控制电路用于控制上述卷积电流产生电路的工作状态。

进一步地，上述第一控制电路包括第一使能端和输出端，上述第一控制电路输出端与上述卷积电流产生电路的第二端电连接，在上述第一使能端输入第一使能信号的情况下，上述第一控制电路输出上述卷积电压。

进一步地，上述存储单元包括：多个间隔的字线，各上述字线与上述存储阵列的一行的上述存储元件分别电连接；多个间隔的位线，各上述位线与上述存储阵列的一列的上述存储元件分别电连接，且上述位线的一端与上述第一选择器的第一端电连接；字线驱动器，与各上述字线电连接，上述字线驱动器用于向上述字线施加电压。